失效DRAM地址线的定位方法、装置及存储介质与流程

失效dram地址线的定位方法、装置及存储介质
技术领域
1.本发明涉及半导体集成电路测试技术领域，具体涉及一种失效dram地址线的定位方法、装置及存储介质。

背景技术：

2.对于当前大多数嵌入式系统，随着量产方案pcb板（printed circuit board，印制电路板）面积的不断缩小以及考虑到板载dram（dynamic random access memory，动态随机存取存储器）的兼容性和调试问题，越来越多的芯片原厂会考虑将dram 晶元内嵌到主控中，也即是，参照图1和图2，采用双晶元的方式（两颗晶元叠放或者平放），主控晶元和dram晶元通过金属打线将信号互连，再采用塑封材料一起合封。
3.受晶元焊盘材料、金属线材料以及晶元之间摆放方式等因素综合影响，双晶元打线会比单晶元打线工艺实现难度加大，往往合封芯片试产前期由于封装工厂调试工艺容易出现打线不良。封装工厂一般采用芯片开盖分析技术（decapsulation，即用腐蚀溶液去掉芯片塑封胶，露出金属线和晶元的方式）进行失效分析。由于金属线众多，如果芯片原厂无法提供较准确的打线位置，则封装工厂的失效分析往往很难具体定位到根因，失效分析成本也会提升很多（失效分析一般以时间计量费用）。
4.dram信号线包括数据线和地址线，地址线包括块/行/列地址线，一般有几十根信号。主控芯片中的dram控制器对应地址线和数据线与dram晶元互连。在合封芯片出现失效后，一般芯片原厂会先进行分析，将怀疑失效的dram信号定位，然后将具体信号和其在晶元的位置发给封装工厂进行开盖分析，以便精确定位失效原因。双晶元合封试产，比较常见的失效是断丝现象（即双晶元互连金属线出现断路）。对于合封芯片，当出现失效后，无法直接采用示波器/万用表等仪器测量内部dram数据线/地址线信号，这给问题分析带来极大困难。

技术实现要素：

5.为解决上述问题，本发明提供了一种失效dram地址线的定位方法、装置及存储介质，能够通过对异常芯片的dram内存空间进行特殊数据读写操作以及分析，具体定位合封芯片封装内部断丝地址线位置，定位提供具体地址线给封装工厂做开盖分析，降低成本；同时，本提案具有一定的应用扩展性，无论是内嵌dram还是板载dram都适用，而且也适用于其他的dram类型地址线失效问题分析。本发明的具体技术方案如下：失效dram地址线的定位方法，所述方法包括：在第一地址访问模式下，主控晶元对异常芯片的dram内存进行数据填充，然后读取出异常芯片的dram内存的起始空间片段中的数据，并根据第一地址访问模式下的地址线和数据之间的映射关系对异常芯片的dram内存中失效的地址线进行定位。
6.与现有技术相比，本技术方案先对异常芯片的dram内存进行数据填充，然后再读取起始地址空间片段的数据出来进行分析，当出现数据异常现象，结合地址访问模式和异
常的数据可实现对异常芯片的dram内存中失效的地址线的精确定位；本技术方案能在合封芯片无法使用示波器/万用表等仪器条件下，提供具体的失效dram地址线给封装工厂做开盖分析，可以大大降低分析成本，更进一步地，本技术方案还可以进行应用扩展，适用于多种类型的dram地址线的失效问题分析。
7.进一步地，所述主控晶元以字地址作为数据按照地址空间从低到高的顺序对异常芯片的dram内存进行数据填充。以字地址作为数据进行填充，方便后续分析过程中的数据比较和地址线定位。
8.进一步地，在对异常芯片的dram内存中失效的地址线进行定位之前，还包括，对异常芯片的dram内存进行初始化，并配置最优的读写延时窗口校准参数。采用最优的读写延时窗口校准参数可以保证读/写操作的正确性。
9.进一步地，对异常芯片的dram内存进行初始化，并配置最优的读写延时窗口校准参数的具体方法包括：步骤1，关闭预先确认正常的芯片的片内端接终结，然后使用预设频率的时钟对其dram内存进行初始化；步骤2，根据所述预设频率的时钟，在预先确认正常的芯片上扫描得到最优的读写延时窗口校准参数；步骤3，使用所述预设频率的时钟初始化异常芯片的dram内存，然后为异常芯片的dram内存配置步骤2中得到的最优的读写延时窗口校准参数。
10.进一步地，在对异常芯片的dram内存进行初始化，并配置最优的读写延时窗口校准参数之后，且在对异常芯片的dram内存中失效的地址线进行定位之前，率先对块地址线进行失效分析，具体方法包括：读取异常芯片的dram内存中预设字节数的数据，若读操作失败，则判定块地址线失效且不再执行其他操作，若读操作成功，则执行对异常芯片的dram内存中失效的地址线进行定位的操作。当块地址线出现断丝，后续操作可能无法进行，因此率先对块地址线进行失效分析，可以提高分析效率。
11.进一步地，所述异常芯片的dram内存的起始空间片段中的数据具体指包括异常芯片的dram内存起始地址在内的一段预设字节数的数据，所述数据是由主控晶元以字地址作为数据填充进异常芯片的dram内存的。
12.进一步地，所述根据第一地址访问模式下的地址线和数据之间的映射关系对异常芯片的dram内存中失效的地址线进行定位的方法具体包括：将读出的数据中的每个数据位与读出该数据所在的字地址中的每个数据位进行比较，出存在差别的数据位，然后将所述存在差别的数据位映射到第一地址访问模式下相应的地址线上即可得到异常芯片的dram内存中失效的地址线的位置；其中，第一地址访问模式是预先设定的，包括数据位与地址线的映射关系。利用数据位与地址线的映射关系可对异常芯片的dram内存中失效的地址线进行精确定位。
13.进一步地，所述方法还包括：在根据第一地址访问模式下的地址线和数据之间的映射关系对异常芯片的dram内存中失效的地址线进行定位后，将第一地址访问模式切换为第二地址访问模式，然后以第二地址访问模式读取异常芯片的dram内存的起始空间片段中的数据，并根据第二地址访问模式和异常的数据对异常芯片的dram内存中失效的地址线进行定位，以进一步确认异常芯片的dram内存中失效的地址线的位置。进行二次分析，可以提高定位结果的准确性。
14.dram地址线的失效分析与定位装置，该装置用于实现所述失效dram地址线的定位
方法，所述装置包括主控晶元和异常芯片的dram内存，所述主控晶元包括：数据填充单元，用于在预先配置的地址访问模式下向异常芯片的dram内存填充数据；数据读取单元，用于根据预先配置的地址访问模式读取异常芯片的dram内存中的数据；失效地址线定位单元，用于对读出的数据进行分析，并在读出的数据出现异常的情况下，根据预先配置的地址访问模式和异常的数据对异常芯片的dram内存中失效的地址线进行定位；初始化单元，用于对异常芯片的dram内存的内部属性进行初始配置；参数配置单元，用于为异常芯片的dram内存配置最优的读写延时窗口校准参数；块地址线失效分析单元，用于通过读操作的成功与否来分析块地址线是否失效；地址访问模式切换单元，用于切换地址访问模式并根据切换后的地址访问模式和异常的数据对异常芯片的dram内存中失效的地址线进行定位。
15.与现有技术相比，本技术方案先使用数据填充单元向异常芯片的dram内存填充数据，再将数据读取出来进行分析，当出现数据覆盖现象，使用失效地址线定位单元可实现对异常芯片的dram内存中失效的地址线的精确定位；本技术方案能在合封芯片无法使用示波器/万用表等仪器条件下，提供具体的失效dram地址线给封装工厂做开盖分析，可以大大降低分析成本，更进一步地，本技术方案还可以进行应用扩展，适用于多种类型的dram地址线的失效问题分析。
16.一种存储介质，该存储介质储存有计算机程序代码，所述计算机程序代码被执行时实现所述失效dram地址线的定位方法的步骤。
附图说明
17.图1为双晶元合封芯片示意图。
18.图2为双晶元互连金属线示意图。
19.图3为dram内存的顺序地址访问模式和交错地址访问模式机制。
20.图4为本发明实施例所述的失效dram地址线的定位方法的流程图。
21.图5为没有出现地址线失效时进行数据填充后的dram内存空间。
22.图6为出现地址线失效时在顺序地址访问模式下dram内存起始空间片段的数据变化情况。
23.图7为出现地址线失效时在交错地址访问模式下dram内存起始空间片段的数据变化情况。
24.图8为本发明实施例所述的dram地址线的失效分析与定位装置的示意图。
具体实施方式
25.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细描述。应当理解，下面所描述的具体实施例仅用于解释本发明，并不用于限定本发明。
26.在下面的描述中，给出具体细节以提供对实施例的透彻理解。然而，本领域的普通技术人员将理解，可以在没有这些具体细节的情况下实施实施例。例如，电路可以在框图中显示，以便不在不必要的细节中使实施例模糊。在其他情况下，为了不混淆实施例，可以不详细显示公知的电路、结构和技术。
27.如图1和图2所示的合封芯片，双晶元之间通过金属打线连接。其中，dram内存信号线包括数据线和地址线，地址线包括块/行/列地址线，一般有几十根信号线。当合封芯片出
现断丝现象，无法采用示波器/万用表等仪器测量内部dram数据线/地址线信号，这会给合封芯片失效分析带来极大困难。由于金属线众多，如果芯片原厂无法提供较准确的打线位置，则封装工厂的失效分析往往很难具体定位到根因，失效分析成本也会提升很多（失效分析一般以时间计量费用）。
28.本发明实施例针对dram内存地址线断丝失效现象，以内嵌1颗16位宽总容量512mbit（mega bit兆位）的ddr2（double data rate 2）晶元为例，提供一种失效dram地址线的定位方法。需要强调的是，本发明实施例默认dram内存数据线连接和功能均正常。
29.所述16位宽总容量512mbit ddr2的地址线包括a0、a1、a2
……
a12，ba0、ba1一共15根。考虑到dram内存空间访问效率，一般主控晶元中的dram控制器对dram内存空间地址的访问方式有两种，一种是顺序地址访问模式，另一种是交错地址访问模式，地址映射构成参见图3。需要说明的是，不同的主控晶元dram控制器地址访问机制在地址排列上可能会存在略微差异。另外，如果dram内存总位宽是16位，则最低位需要补1位0；如果dram内存总位宽是32位，则最低位需要补2位0。图3仅以上述16位dram内存为例，只补1位0。
30.如图3所示，顺序地址访问模式和交错地址访问模式有各自的地址线排列方式，包括row行地址、bank块地址和column列地址，共26位（包含最低位补的0）。从最低位开始，每四位从二进制转化为十六进制，可得到dram内存的32位字地址，下文以起始地址0x10000000为例进行叙述。在顺序地址访问模式下，假设地址线a9和a7配置为1而其余地址线为0，那么地址为0x10500500；又如在交错地址访问模式下，假设地址线a9和a7配置为1而其余地址线为0，那么地址为0x10140500。此为现有技术，只作简要说明，不再赘述。
31.如图4所示，本发明实施例提供一种失效dram地址线的定位方法。在执行所述方法之前，需要对异常芯片的dram内存进行初始化，并配置最优的读写延时窗口校准参数，具体方法包括：步骤1，关闭预先确认正常的芯片的片内端接终结（on-die termination, odt），然后使用预设频率的时钟对其dram内存进行初始化。其中，所述预设频率的时钟配置为较低的时钟频率，因为在低频下控制器时序会更加容易配置，裕度更充足，可以更好地保证主控晶元中的dram控制器的读写操作正确性。所述dram控制器用于控制dram内存的读写操作。优选地，所述预设频率的时钟配置为低于125mhz（该频率是dram内存内部数字锁相环是否需要开启的一个边界线）。而且，在较低频率下，无需开启odt，对dram内存的操作可以少控制一根odt引脚。本发明实施例是对dram内存地址线的失效分析与定位，因为其他引脚同样也会有断丝的风险，所以其他引脚使用得越少越好。
32.步骤2，根据所述预设频率的时钟，在预先确认正常的芯片上扫描得到最优的读写延时窗口校准参数。可选地，可以使用自动扫描或手动扫描的方式得到最优的读写延时窗口校准参数。
33.步骤3，使用所述预设频率的时钟对异常芯片的dram内存进行初始化，所述初始化指的是对dram内存的模式寄存器和阻抗等内部属性进行配置。初始化后，dram内存中的数据是随机的。然后，为异常芯片的dram内存配置步骤2中得到的最优的读写延时窗口校准参数。采用最优的读写延时窗口校准参数可以保证读/写操作的正确性，基于此，再进行接下来的地址线分析。
34.为了提高分析效率，率先对块地址线ba1和ba0进行失效分析，因为当块地址线出
现断丝，后续操作无法进行。具体方法包括：任意读取异常芯片的dram内存中预设字节数的数据，若读操作失败，则判定块地址线失效且不再执行其他操作，若读操作成功，则执行对异常芯片的dram内存中失效的地址线进行定位的操作。其中，所述读操作失败指的是读操作过程中dram控制器发生无法获取dram内存返回的数据而一直卡死或者其他读异常情况。在这种情况下，怀疑可能是ba1和/或ba0地址线断丝。原因在于，dram内存内部模式寄存器在上电后配置值不定，需要在初始化过程中，通过ba1和ba0的逻辑组合组成命令配置模式寄存器，如果ba1和/或ba0地址线断丝，则有可能无法配置合适可用的模式寄存器值，从而造成dram内存读写操作参数配置错误。需要注意的是，即使读操作正常，也仍有可能dram内存内部模式寄存器上电后存在某个配置值刚好能正常工作，假如这种情况下ba1和/或ba0地址线存在断丝也无法检测出来，需要放在后续步骤中检测。
35.假设在对块地址线进行分析的过程中，读操作正常，则继续后续操作。在第一地址访问模式下，主控晶元中的dram控制器对异常芯片的dram内存进行数据填充（设起始地址为0x10000000，结束地址为0x13ffffff，一共512mbit）。按照4字节方式，将当前的字地址（取最低位）作为数据写进异常芯片的dram内存对应的位置上。如图5所示，按照地址从低到高的顺序，逐个写入数据，直至整个dram内存空间都被写满为止。然后，dram控制器以第一地址访问模式读取异常芯片的dram内存的起始空间片段中的数据并进行分析。所述异常芯片的dram内存的起始空间片段中的数据具体指包括异常芯片的dram内存起始地址0x10000000在内的一段预设字节数的数据，所述数据是由dram控制器以字地址作为数据填充进异常芯片的dram内存的。可选地，所述预设字节数设置为48个字节（当然，长一点或短一点都是可以的）。其中，所述第一地址访问模式为顺序地址访问模式或交错地址访问模式中的一种，这里设为顺序地址访问模式。
36.主控晶元对读取出的起始空间片段的数据进行分析，如果读出的数据与图5所示的数据一致，那么表示异常芯片的dram内存的地址线没有出现断丝的现象。相反，如果读出的数据出现异常，那么就可以认为是地址线断丝。需要再次说明的是，本发明实施例默认dram内存数据线连接和功能均正常。当读出的数据出现异常时，通过分析数据变化规律可对断丝的地址线进行定位。不同的地址线断丝造成的数据异常规律是不同的，下面以a9和a7同时断丝为例对数据异常的规律进行说明。
37.当a9和a7断丝时，无论a9和a7配置成0还是1，异常芯片的dram内存识别到的地址均相同（其他地址线值不变）。所以，不难看出，进行数据填充时，当dram控制器访问地址从0x10000000递增到0x10000100的时候，此时a7虽变为1（列地址线a7配置为1），但异常芯片的dram内存仍将其误识别为0。也就是说，原本应该填入地址0x10000100的数据会填充到地址0x10000000的位置，将原来的数据覆盖为0x10000100，致使读取出来的数据产生异常。同理，当地址从0x10000000递增到0x10500500的时候（a9和a7均配置为1，包括行地址线和列地址线），地址0x10000000的数据被覆盖为0x10500500。最终，在数据填满之后，异常芯片的dram内存起始空间片段的数据将会产生如图6所示的变化。
38.主控晶元将异常的数据0x10500500重新转化为二进制，根据顺序地址访问模式，发现a9和a7这两个数据位被配置为1（具体的，数据位22/20/10/8均为1），但仍被写在地址0x10000000处，据此可以将失效的地址线定位到a9和a7上（对其他地址处的数据进行分析也是相同的情况）。其中，顺序地址访问模式是预先设定的，包括数据位与地址线的映射关
系。利用数据位与地址线的映射关系可对异常芯片的dram内存中失效的地址线进行精确定位。
39.本发明实施例所述的方法还包括：在根据顺序地址访问模式和异常的数据位对失效的异常芯片的dram内存地址线进行定位后，将顺序地址访问模式切换为交错地址访问模式，然后再次读取出起始空间片段的数据进行分析。同样假设a9和a7同时断丝，那么异常芯片的dram内存起始空间片段的数据将会产生如图7所示的变化。主控晶元将异常的数据0x10140500重新转化为二进制，根据交错地址访问模式，发现a9和a7这两个数据位被配置为1（具体的，数据位20/18/10/8均为1），但仍被写在地址0x10000000处，据此可以将失效的地址线定位到a9和a7上（对其他地址处的数据进行分析也是相同的情况）。其中，交错地址访问模式是预先设定的，包括数据位与地址线的映射关系。进行二次分析，可以提高定位结果的准确性。
40.需要说明的是，顺序地址访问模式和交错地址访问模式在执行上没有严格意义的次序，无论哪一个先执行都不影响对断丝地址线的定位。而且，两种地址访问模式也可以只执行其中之一，并不限定两个都必须执行。一般而言，当在顺序地址访问模式下出现数据异常时，切换到交错地址访问模式也会出现数据异常。如果在顺序地址访问模式下出现数据异常时，切换到交错地址访问模式没有出现数据异常，那么可以认为dram控制器操作有异常，此时结束整个流程，等待处理。
41.与现有技术相比，本发明实施例先对异常芯片的dram内存进行数据填充，然后再读取起始地址空间片段的数据出来进行分析，当出现数据异常现象，结合地址访问模式和异常的数据可实现对异常芯片的dram内存中失效的地址线的精确定位；本技术方案能在合封芯片无法使用示波器/万用表等仪器条件下，提供具体的失效dram地址线给封装工厂做开盖分析，可以大大降低分析成本（失效分析一般以时间计量费用），更进一步地，本技术方案还具有一定的应用扩展性，无须额外的示波器或者万用表等仪器，无论内嵌dram（ddr3 / ddr2 / ddr1 / sdr等）还是板载dram都适用，而且也适用于其他的dram类型地址线失效问题分析。其中，板载dram相比于内嵌dram（即合封芯片的dram），只是将dram移到外部而已，其他的并没有本质的区别，本发明实施例所述的方法依然适用。
42.本发明还提供一种dram地址线的失效分析与定位装置，如图8所示，所述装置包括主控晶元和异常芯片的dram内存，所述主控晶元包括：数据填充单元，用于在预先配置的地址访问模式下向异常芯片的dram内存填充数据；数据读取单元，用于根据预先配置的地址访问模式读取异常芯片的dram内存中的数据；失效地址线定位单元，用于对读出的数据进行分析，并在读出的数据出现异常的情况下，根据预先配置的地址访问模式和异常的数据对异常芯片的dram内存中失效的地址线进行定位。
43.所述主控晶元还包括：初始化单元，用于对异常芯片的dram内存的内部属性进行初始配置。参数配置单元，用于为异常芯片的dram内存配置最优的读写延时窗口校准参数，采用最优的读写延时窗口校准参数可以保证读/写操作的正确性。块地址线失效分析单元，用于通过读操作的成功与否来分析块地址线是否失效，当块地址线出现断丝，后续操作可能无法进行，因此率先对块地址线进行失效分析，可以提高分析效率。地址访问模式切换单元，用于切换地址访问模式并根据切换后的地址访问模式和异常的数据位对异常芯片的dram内存中的失效地址线进行定位，进行二次分析，可以提高定位结果的准确性。
44.与现有技术相比，本发明实施例先使用数据填充单元向异常芯片的dram内存填充数据，再将数据读取出来进行分析，当出现数据覆盖现象，使用失效地址线定位单元可实现对异常芯片的dram内存中失效的地址线的精确定位；本技术方案能在合封芯片无法使用示波器/万用表等仪器条件下，提供具体的失效dram地址线给封装工厂做开盖分析，可以大大降低分析成本，更进一步地，本技术方案还可以进行应用扩展，适用于多种类型的dram地址线的失效问题分析。
45.本发明还提供一种存储介质，该存储介质储存有计算机程序代码，所述计算机程序代码被执行时实现所述失效dram地址线的定位方法的步骤。上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可为个人计算机、服务器或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、只读存储器（rom，read-only memory）、随机存取存储器（ram，random access memory）、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
46.在本发明所提供的实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
47.显然，上述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，各个实施例之间的技术方案可以相互结合。此外，如果实施例中出现“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等术语，其指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位或以特定的方位构造和操作，因此不能理解为对本发明的限制。如果实施例中出现“第一”、“第二”、“第三”等术语，是为了便于相关特征的区分，不能理解为指示或暗示其相对重要性、次序的先后或者技术特征的数量。
48.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

技术特征：

1.失效dram地址线的定位方法，其特征在于，所述方法包括：在第一地址访问模式下，主控晶元对异常芯片的dram内存进行数据填充，然后读取出异常芯片的dram内存的起始空间片段中的数据，并根据第一地址访问模式下的地址线和数据之间的映射关系对异常芯片的dram内存中失效的地址线进行定位。2.根据权利要求1所述的失效dram地址线的定位方法，其特征在于，所述主控晶元以字地址作为数据按照地址空间从低到高的顺序对异常芯片的dram内存进行数据填充。3.根据权利要求1所述的失效dram地址线的定位方法，其特征在于，在对异常芯片的dram内存中失效的地址线进行定位之前，还包括，对异常芯片的dram内存进行初始化，并配置最优的读写延时窗口校准参数。4.根据权利要求3所述的失效dram地址线的定位方法，其特征在于，对异常芯片的dram内存进行初始化，并配置最优的读写延时窗口校准参数的具体方法包括：步骤1，关闭预先确认正常的芯片的片内端接终结，然后使用预设频率的时钟对其dram内存进行初始化；步骤2，根据所述预设频率的时钟，在预先确认正常的芯片上扫描得到最优的读写延时窗口校准参数；步骤3，使用所述预设频率的时钟初始化异常芯片的dram内存，然后为异常芯片的dram内存配置步骤2中得到的最优的读写延时窗口校准参数。5.根据权利要求4所述的失效dram地址线的定位方法，其特征在于，在对异常芯片的dram内存进行初始化，并配置最优的读写延时窗口校准参数之后，且在对异常芯片的dram内存中失效的地址线进行定位之前，率先对块地址线进行失效分析，具体方法包括：读取异常芯片的dram内存中预设字节数的数据，若读操作失败，则判定块地址线失效且不再执行其他操作，若读操作成功，则执行对异常芯片的dram内存中失效的地址线进行定位的操作。6.根据权利要求2所述的失效dram地址线的定位方法，其特征在于，所述异常芯片的dram内存的起始空间片段中的数据具体指包括异常芯片的dram内存起始地址在内的一段预设字节数的数据，所述数据是由主控晶元以字地址作为数据填充进异常芯片的dram内存的。7.根据权利要求6所述的失效dram地址线的定位方法，其特征在于，所述根据第一地址访问模式下的地址线和数据之间的映射关系对异常芯片的dram内存中失效的地址线进行定位的方法具体包括：将读出的数据中的每个数据位与读出该数据所在的字地址中的每个数据位进行比较，出存在差别的数据位，然后将所述存在差别的数据位映射到第一地址访问模式下相应的地址线上即可得到异常芯片的dram内存中失效的地址线的位置；其中，第一地址访问模式是预先设定的，包括数据位与地址线的映射关系。8.根据权利要求1所述的失效dram地址线的定位方法，其特征在于，所述方法还包括：在根据第一地址访问模式下的地址线和数据之间的映射关系对异常芯片的dram内存中失效的地址线进行定位后，将第一地址访问模式切换为第二地址访问模式，然后以第二地址访问模式读取异常芯片的dram内存的起始空间片段中的数据，并根据第二地址访问模式和异常的数据对异常芯片的dram内存中失效的地址线进行定位，以进一步确认异常芯片
的dram内存中失效的地址线的位置。9.dram地址线的失效分析与定位装置，该装置用于实现权利要求1-8任一项所述失效dram地址线的定位方法，所述装置包括主控晶元和异常芯片的dram内存，其特征在于，所述主控晶元包括：数据填充单元，用于在预先配置的地址访问模式下向异常芯片的dram内存填充数据；数据读取单元，用于根据预先配置的地址访问模式读取异常芯片的dram内存中的数据；失效地址线定位单元，用于对读出的数据进行分析，并在读出的数据出现异常的情况下，根据预先配置的地址访问模式和异常的数据之间的映射关系对异常芯片的dram内存中失效的地址线进行定位；初始化单元，用于对异常芯片的dram内存的内部属性进行初始配置；参数配置单元，用于为异常芯片的dram内存配置最优的读写延时窗口校准参数；块地址线失效分析单元，用于通过读操作的成功与否来分析块地址线是否失效；地址访问模式切换单元，用于切换地址访问模式并根据切换后的地址访问模式和异常的数据对异常芯片的dram内存中的失效地址线进行定位。10.一种存储介质，该存储介质储存有计算机程序代码，其特征在于，所述计算机程序代码被执行时实现权利要求1-8任一项所述失效dram地址线的定位方法的步骤。

技术总结

本发明公开了一种失效DRAM地址线的定位方法、装置及存储介质，所述方法先对异常芯片的DRAM内存进行数据填充，然后再读取起始地址空间片段的数据出来进行分析，当出现数据异常现象，结合地址访问模式和异常的数据可实现对异常芯片的DRAM内存中失效的地址线的精确定位；本技术方案能在合封芯片无法使用示波器/万用表等仪器条件下，提供具体的失效DRAM地址线给封装工厂做开盖分析，可以大大降低分析成本，更进一步地，本技术方案还可以进行应用扩展，适用于多种类型的DRAM地址线的失效问题分析。析。析。