一种基于SiGe-BiCMOS工艺的四级差分放大器的制作方法

一种基于sige-bicmos工艺的四级差分放大器
技术领域
1.本实用新型属于无线通信技术领域，具体地说，涉及一种基于sige-bicmos工艺的四级差分放大器。

背景技术：

2.早在1957年h．kroemer博士已经提出了异质结双极型晶体管的概念，sige hbt bicmos工艺却出现得较晚。由于sige掩膜增长问题的限制，直到1987年第一个hbt才正式出现。1990年hbt性能已经超过了si bjt，峰值f
t
达到75ghz，是si bjt的两倍。1994年sige hbt工艺正式投入商业化生产。不久，整合了sige hbt技术和cmos技术的sige hbt bicmos技术于1995年出现。从那之后，sige hbt bicmos技术迅速发展，性能已经可以和同类最佳的ili-v族化合物相媲美。第三代sige技术加入了pnp晶体管，f
t
/f
max
达到了80／120ghz，而第四代的 sigehbt的f
t
/f
max
达到375／210ghz，这使得sige hbt bicmos技术的应用领域从各种模拟射频应用扩展到微波和毫米波领域。sige bicmos具有类似于
ⅲ‑ⅴ
族化合物的高性能，同时又具有集成度高、产量大和成本低的优点，从而使得将数字、模拟、射频和微波和毫米波模块集成在一起构成一个系统级芯片的设计方案成为可能。基于以上优点，sige hbt bicmos技术可以为下一代地面和空间通信、微波和毫米波应用提供所需要的高性能、高稳定性、小尺寸，重量轻和低成本的收发机。
3.低噪声放大器lna是无线通信系统接收链路的一个重要模块，它对信号电平进行放大，同时不恶化输入信号的信噪比。lna是接收链路的第一级放大模块，由级联系统的噪声公式可知，lna的噪声系数直接被加入到系统总的噪声系数当中。为了降低系统总的噪声系数，lna的噪声应该尽可能地低。增益也是lna的重要性能指标，lna在不降低信噪比的条件下应尽可能地提高增益，并保证线性度的要求。lna需要放大大信号而不引入失真，因此线性度是lna的另外一个重要性能指标。lna的设计在达到增益，线性度和噪声要求的同时，还必须在规定的最小功耗的范围内。lna和天线之间通常加入无源滤波器进行滤波，后端通常接入特定阻抗的负载，因此要求lna满足输入和输出匹配条件。
4.双极型lna是最早在集成电路中实现的lna。在射频集成电路特别是射频前端的应用中使用双极型晶体管的主要优点是因其有着更高的增益，较高的截止频率(大约是nmos晶体管的两倍)和更低的噪声系数。近几年来sige bicmos技术已经允许将双极性晶体管和cmos晶体管集成在单个芯片上。

技术实现要素：

5.本实用新型针对现有技术的上述缺陷和需求，提出了一种基于sige-bicmos工艺的四级差分放大器，基于区别于现行通用的gaas cmos工艺的sige bicmos工艺，sige bicmos产品具有更低的功耗、更小的体积和更高的集成度，而且可以和其他电路集成在一起，同时sige bicmos工艺的发展也使得这种电路实现更加可行，电路成本更低；本实用新型包括输入匹配网络、第一级、第二级、第三级、第四级差分结构电路。与四级单端结构的低
噪声放大器相比，本实用新型具有更好的抗噪声能力，并且可以在较低的频率下获得更高的增益；与五级差分结构的低噪声放大器相比，本实用新型具有更强的稳定性。
6.本实用新型具体实现内容如下：
7.本实用新型提出了一种基于sige-bicmos工艺的四级差分放大器，包括采用四级差分cascode结构依次连接的输入匹配短线、第一级差分共射共基单元、第二级差分共射共基单元、第三级差分共射共基单元、第四级差分共射共基单元、输出阻抗匹配单元；
8.所述第一级差分共射共基单元、第二级差分共射共基单元、第三级差分共射共基单元、第四级差分共射共基单元构成共射共基级联结构；
9.所述第一级差分共射共基单元、第二级差分共射共基单元、第三级差分共射共基单元、第四级差分共射共基单元结构都包括输入匹配网络和差分放大电路；所述差分放大电路中设置有基于sige-bicmos工艺的晶体管；
10.所述第一级差分共射共基单元的输入匹配网络与输入匹配短线和第一级差分共射共基单元的差分放大电路连接；第一级差分共射共基单元、第二级差分共射共基单元、第三级差分共射共基单元、第四级差分共射共基单元之间，由上一级的差分共射共基单元的差分放大电路与下一级的差分共射共基单元的输入匹配单元之间进行连接；所述第四级差分共射共基单元的差分放大电路与所述输出阻抗匹配单元连接。
11.为了更好地实现本实用新型，进一步地，所述第一级差分共射共基单元的差分放大电路包括第一晶体管b1、第二晶体管b2、第三晶体管b3、第四晶体管b4、第五电容c5、第六电容c6、第七电容c7、第八电容c8、传输负载tl5、传输负载tl6；
12.所述第一晶体管b1的发射极和地端相连，基极与第一级差分共射共基单元的输入匹配单元连接，集电极与第三晶体管b3的发射极连接；所述第一晶体管b1、第二晶体管b2、第三晶体管b3、第四晶体管b4为基于sige-bicmos工艺的晶体管；
13.所述第三晶体管b3的集电极与传输负载tl5连接，基极与接地后的第七电容c7连接；所述传输负载tl5不连接第三晶体管b3的一端连接偏置电压；所述传输负载tl6的一端连接偏置电压，另一端与第四晶体管b4的集电极连接；
14.所述第四晶体管b4的发射极与第二晶体管b2的集电极连接，基极与接地后的第八电容c8连接；
15.所述第二晶体管b2的发射极和地端相连，基极与第一级差分共射共基单元的输入匹配单元连接；
16.所述第五电容c5一端和第三晶体管b3的集电极连接，另一端与第二级差分放大电路的输入匹配短线连接；
17.所述第六电容c6一端和第四晶体管b4的集电极连接，另一端与第二级差分放大电路的输入匹配短线连接。
18.为了更好地实现本实用新型，进一步地，所述第一级差分共射共基单元的输入匹配单元包括传输线tl1、传输线tl2、第一电容c1、第二电容c2；所述输入匹配短线包括输入匹配短线tl4和输入匹配短线tl3；
19.所述传输线tl1的一端和输入匹配短线tl4相连，另一端和第二电容c2相连；第二电容c2的另一端与第一级差分共射共基单元的第二晶体管b2的基极连接；所述传输线tl2的一端和输入匹配短线tl3相连，另一端和第一电容c1相连后通过第一电容c1与第一级差
分共射共基单元的第一晶体管b1的基极连接。
20.为了更好地实现本实用新型，进一步地，所述第二级差分共射共基单元的输入匹配单元和差分放大电路的结构与所述第一级差分共射共基单元的输入匹配单元和差分放大电路对应结构一致；
21.所述第一级差分共射共基单元的第五电容c5与所述第二级差分共射共基单元的输入匹配单元的输入匹配短线tl3连接；
22.所述第一级差分共射共基单元的第六电容c6与所述第二级差分共射共基单元的输入匹配单元的输入匹配短线tl4连接；
23.所述第二级差分共射共基单元的第五电容c5和第六电容c6分别与第三级差分共射共基单元的输入匹配单元连接。
24.为了更好地实现本实用新型，进一步地，所述第三级差分共射共基单元的输入匹配单元和差分放大电路的结构与第一级差分共射共基单元以及第二级差分共射共基单元的输入匹配单元和差分放大电路的结构对应一致；
25.所述第二级差分共射共基单元的第五电容c5与所述第三级差分共射共基单元的输入匹配单元的输入匹配短线tl3连接；
26.所述第二级差分共射共基单元的第六电容c6与所述第三级差分共射共基单元的输入匹配单元的输入匹配短线tl4连接；
27.所述第三级差分共射共基单元的第五电容c5和第六电容c6分别与第四级差分共射共基单元的输入匹配单元连接。
28.为了更好地实现本实用新型，进一步地，所述第四级差分共射共基单元的输入匹配单元和差分放大电路的结构与第一级差分共射共基单元、第二级差分共射共基单元以及第三级差分共射共基单元的输入匹配单元和差分放大电路的结构对应一致；
29.所述第三级差分共射共基单元的第五电容c5与所述第四级差分共射共基单元的输入匹配单元的输入匹配短线tl3连接；
30.所述第三级差分共射共基单元的第六电容c6与所述第四级差分共射共基单元的输入匹配单元的输入匹配短线tl4连接；
31.所述第四级差分共射共基单元的第五电容c5和第六电容c6为所述基于sige-bicmos工艺的四级差分放大器的两个输出端且分别连接输出阻抗匹配单元。
32.为了更好地实现本实用新型，进一步地，所述输出阻抗匹配单元包括输出电容cout1和输出电容cout2；
33.输出电容cout1一端与射频输出信号连接，另一端与地端连接；输出电容cout2一端与射频输出信号连接，另一端与地端连接。
34.为了更好地实现本实用新型，进一步地，第五电容c5的值为20ff，第六电容c6的值为20ff，第七电容c7的值为600ff，第八电容c8的值为600ff；
35.传输负载tl5为33um，传输负载tl6为33um。
36.为了更好地实现本实用新型，进一步地，所述传输线tl1的值为20um、传输线tl2的值为20um、第一电容c1的值为100ff、第二电容c2的值为100ff、输入匹配短线tl4的值为40um，输入匹配短线tl3的值为40um。
37.为了更好地实现本实用新型，进一步地，所述基于sige-bicmos工艺的晶体管为采
用ihp 0.13 um sgg2 bicmos技术的晶体管模型。
38.本实用新型与现有技术相比具有以下优点及有益效果：
39.（1）基于sige bicmos工艺，sige异质结双极型晶体管利用能带工程显著提高了si双极结型晶体管的性能，同时保持与常用的si互补金属氧化物半导体工艺的完全兼容，因此出现了双极互补金属氧化物半导体技术。ge具有比si更小的能带间隙，在中性的si基极中掺入ge可以生成sige合金。si中每掺入10％的ge，能带间隙大约降低75mev。sige hbt相对于传统的si bjt性能有了很大的提升；
40.（2）与四级单端结构的低噪声放大器相比，本实用新型具有更好的抗噪声能力，并且可以在较低的频率下获得更高的增益；
41.（3）与五级差分结构的低噪声放大器相比，本实用新型具有更强的稳定性。
附图说明
42.图1为本实用新型结构示意图。
具体实施方式
43.为了更清楚地说明本实用新型实施例的技术方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，应当理解，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例，因此不应被看作是对保护范围的限定。基于本实用新型中的实施例，本领域普通技术工作人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
44.在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；也可以是直接相连，也可以是通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
45.实施例1：
46.一种基于sige-bicmos工艺的四级差分放大器，如图1所示，包括采用四级差分cascode结构依次连接的输入匹配短线、第一级差分共射共基单元、第二级差分共射共基单元、第三级差分共射共基单元、第四级差分共射共基单元、输出阻抗匹配单元；
47.所述第一级差分共射共基单元、第二级差分共射共基单元、第三级差分共射共基单元、第四级差分共射共基单元构成共射共基级联结构；
48.所述第一级差分共射共基单元、第二级差分共射共基单元、第三级差分共射共基单元、第四级差分共射共基单元结构都包括输入匹配网络和差分放大电路；所述差分放大电路中设置有基于sige-bicmos工艺的晶体管；
49.所述第一级差分共射共基单元的输入匹配网络与输入匹配短线和第一级差分共射共基单元的差分放大电路连接；第一级差分共射共基单元、第二级差分共射共基单元、第三级差分共射共基单元、第四级差分共射共基单元之间，由上一级的差分共射共基单元的差分放大电路与下一级的差分共射共基单元的输入匹配单元之间进行连接；所述第四级差分共射共基单元的差分放大电路与所述输出阻抗匹配单元连接。
50.实施例2：
51.本实施例在上述实施例1的基础上，如图1所示，为了更好地实现本实用新型，进一步地，所述第一级差分共射共基单元的差分放大电路包括第一晶体管b1、第二晶体管b2、第三晶体管b3、第四晶体管b4、第五电容c5、第六电容c6、第七电容c7、第八电容c8、传输负载tl5、传输负载tl6；
52.所述第一晶体管b1的发射极和地端相连，基极与第一级差分共射共基单元的输入匹配单元连接，集电极与第三晶体管b3的发射极连接；所述第一晶体管b1、第二晶体管b2、第三晶体管b3、第四晶体管b4为基于sige-bicmos工艺的晶体管；
53.所述第三晶体管b3的集电极与传输负载tl5连接，基极与接地后的第七电容c7连接；所述传输负载tl5不连接第三晶体管b3的一端连接偏置电压；所述传输负载tl6的一端连接偏置电压，另一端与第四晶体管b4的集电极连接；
54.所述第四晶体管b4的发射极与第二晶体管b2的集电极连接，基极与接地后的第八电容c8连接；
55.所述第二晶体管b2的发射极和地端相连，基极与第一级差分共射共基单元的输入匹配单元连接；
56.所述第五电容c5一端和第三晶体管b3的集电极连接，另一端与第二级差分放大电路的输入匹配短线连接；
57.所述第六电容c6一端和第四晶体管b4的集电极连接，另一端与第二级差分放大电路的输入匹配短线连接。
58.所述第一级差分共射共基单元的输入匹配单元包括传输线tl1、传输线tl2、第一电容c1、第二电容c2；所述输入匹配短线包括输入匹配短线tl4和输入匹配短线tl3；
59.所述传输线tl1的一端和输入匹配短线tl4相连，另一端和第二电容c2相连；第二电容c2的另一端与第一级差分共射共基单元的第二晶体管b2的基极连接；所述传输线tl2的一端和输入匹配短线tl3相连，另一端和第一电容c1相连后通过第一电容c1与第一级差分共射共基单元的第一晶体管b1的基极连接。
60.工作原理：因第二级差分共射共基单元、第三级差分共射共基单元、第四级差分共射共基单元均与第一级差分共射共基单元结构一致，其作用均为放大来自于前一单元电路的信号，所以以第一级差分共射共基单元为例来说明电路工作原理：第一级差分共射共基单元分为输入匹配单元和差分放大电路，其中差分放大电路起放大作用。差分放大电路中晶体管b1、晶体管b2、晶体管b3和晶体管b4构成偏置电路的核心，晶体管b1和晶体管b2构成一个差分输入对，过滤了共模信号，从而减小了电路中的噪声，并且差分输入对放大了两个晶体管的输入射频信号，差分共射共基单元实现了过滤噪声，放大输入射频信号的作用。后续第二级差分共射共基单元、第三级差分共射共基单元、第四级差分共射共基单元对前一级输出信号依次放大，从而实现了低噪放大。
61.本实施例的其他部分与上述实施例1相同，故不再赘述。
62.实施例3：
63.本实施例在上述实施例1-2任一项的基础上，如图1所示，所述第一级差分共射共基单元、第二级差分共射共基单元、第三级差分共射共基单元、第四级差分共射共基单元的结构一致；
64.所述第二级差分共射共基单元的输入匹配单元和差分放大电路的结构与所述第一级差分共射共基单元的输入匹配单元和差分放大电路对应结构一致；
65.所述第一级差分共射共基单元的第五电容c5与所述第二级差分共射共基单元的输入匹配单元的输入匹配短线tl3连接；
66.所述第一级差分共射共基单元的第六电容c6与所述第二级差分共射共基单元的输入匹配单元的输入匹配短线tl4连接；
67.所述第三级差分共射共基单元的输入匹配单元和差分放大电路的结构与第一级差分共射共基单元以及第二级差分共射共基单元的输入匹配单元和差分放大电路的结构对应一致；
68.所述第二级差分共射共基单元的第五电容c5与所述第三级差分共射共基单元的输入匹配单元的输入匹配短线tl3连接；
69.所述第二级差分共射共基单元的第六电容c6与所述第三级差分共射共基单元的输入匹配单元的输入匹配短线tl4连接；
70.所述第四级差分共射共基单元的输入匹配单元和差分放大电路的结构与第一级差分共射共基单元、第二级差分共射共基单元以及第三级差分共射共基单元的输入匹配单元和差分放大电路的结构对应一致；
71.所述第三级差分共射共基单元的第五电容c5与所述第四级差分共射共基单元的输入匹配单元的输入匹配短线tl3连接；
72.所述第三级差分共射共基单元的第六电容c6与所述第四级差分共射共基单元的输入匹配单元的输入匹配短线tl4连接；
73.所述第四级差分共射共基单元的第五电容c5和第六电容c6为所述基于sige-bicmos工艺的四级差分放大器的两个输出端且分别连接输出阻抗匹配单元。
74.本实施例的其他部分与上述实施例1-2任一项相同，故不再赘述。
75.实施例4：
76.本实施例在上述实施例1-3任一项的基础上，为了更好地实现本实用新型，进一步地，所述输出阻抗匹配单元包括输出电容cout1和输出电容cout2；
77.输出电容cout1一端与射频输出信号连接，另一端与地端连接；输出电容cout2一端与射频输出信号连接，另一端与地端连接。
78.本实施例的其他部分与上述实施例1-3任一项相同，故不再赘述。
79.实施例5：
80.本实施例在上述实施例1-4任一项的基础上，为了更好地实现本实用新型，进一步地，第五电容c5的值为20ff，第六电容c6的值为20ff，第七电容c7的值为600ff，第八电容c8的值为600ff；
81.传输负载tl5为33um，传输负载tl6为33um。
82.所述传输线tl1的值为20um、传输线tl2的值为20um、第一电容c1的值为100ff、第二电容c2的值为100ff、输入匹配短线tl4的值为40um，输入匹配短线tl3的值为40um。
83.工作原理：目前采用的放大器多采用电感器和变压器，现有技术中采用两个电感的放大器是难以支撑高的工作频率的。而本实施例采用全传输拓扑，采用微带传输线实现lna、marshand balun和输入、输出、级间匹配网络的感应负载。与采用电感型的放大器相
比，采用传输线的放大器结构更简单，也更容易在更高频率的电路中实现。
84.本实施例采用传输线作为匹配网络，结构更为简单，更易于用高工作频率的电路。并且传输线的参数对放大性能的影响非常大，本实施例在经过多次验证之后实现了一种采用全传输结构的可行的低噪声放大器电路。并采用ihp 0.13 um sgg2 bicmos技术，使得放大器的工作频率达到220ghz，与同以工艺技术下的其他放大器相比，采用本实施例所提出的四级差分共射共基噪声放大器的性能要更优，在没有显著增加功耗的情况下取得了高增益。现有技术中采用两个电感的放大器的工作频率是120ghz，本实施例的工作频率是220ghz，当工作频率升高到200ghz以上，随着频率的增加，传输线的四分之一波长减小。因此，本实施例的传输线的尺寸很小，非常适合200 ghz以上频率的片上设计；同时，为了优化传输线的损耗和物理尺寸，设计了宽度为8 um、高度为9.8 um、特性阻抗是50欧姆的微带传输线作为负载、输入输出和级间匹配网络。
85.本实施例的其他部分与上述实施例1-4任一项相同，故不再赘述。
86.实施例6：
87.本实施例在上述实施例1-5任一项的基础上，为了更好地实现本实用新型，进一步地，所述基于sige-bicmos工艺的晶体管为采用ihp 0.13 um sgg2 bicmos技术的晶体管模型。
88.工作原理：本实施例所设计的放大器电路采用的是sige-bicmos工艺，与传统的cmos工艺相比，随着沟道长度的减小，cmos工艺虽然可以获得100ghz范围内的工作频率，然而工作频率的提高导致了噪声性能的恶化，因此不适合应用于高工作频率和高性能的射频集成电路中。并且ge具有比si更小的能带间隙，在中性的si基极中掺入ge可以生成sige合金。si中每掺入10％的ge，能带间隙大约降低75mev。sige hbt准中性基极的eb边缘有更高的ge掺杂浓度。中性基极的掺杂渐变梯度导致一个有利于少数电子穿过中性基区的内建漂移场出现，从而可以降低基区渡越时间，而在si bjt中基区渡越时间占主要地位，因此将会使得截止频率提高。sige bicmos的ft/fmax可以达到375／210ghz，所以 sige bicmos技术的应用领域可以从各种模拟射频应用扩展到微波和毫米波领域。sige bicmos具有类似于
ⅲ‑ⅴ
族化合物的高性能，同时又具有集成度高、产量大和成本低的优点。本实施例采用的ihp 0.13 um sgg2 bicmos技术有7个金属层。这7个金属层包括5个铝金属层和2个顶金属层，厚度分别为2um和3um，采用两层厚的金属顶层可以设计低损耗输电线路。所以本实施例采用sige bicmos技术后与现有技术中的放大器相比，工作频率更高，可以达到200ghz以上，而且更易于进行大规模高性能集成。
89.本实施例的其他部分与上述实施例1-5任一项相同，故不再赘述。
90.以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。

技术特征：

1.一种基于sige-bicmos工艺的四级差分放大器，其特征在于，包括采用四级差分cascode结构依次连接的输入匹配短线、第一级差分共射共基单元、第二级差分共射共基单元、第三级差分共射共基单元、第四级差分共射共基单元、输出阻抗匹配单元；所述第一级差分共射共基单元、第二级差分共射共基单元、第三级差分共射共基单元、第四级差分共射共基单元构成共射共基级联结构；所述第一级差分共射共基单元、第二级差分共射共基单元、第三级差分共射共基单元、第四级差分共射共基单元结构都包括输入匹配网络和差分放大电路；所述差分放大电路中设置有采用sige-bicmos工艺制造的晶体管。2.如权利要求1所述的一种基于sige-bicmos工艺的四级差分放大器，其特征在于，所述第一级差分共射共基单元的输入匹配网络与输入匹配短线和第一级差分共射共基单元的差分放大电路连接；所述第一级差分共射共基单元的差分放大电路与第二级差分共射共基单元的输入匹配单元连接；所述第二级差分共射共基单元与第三级差分共射共基单元的输入匹配单元连接；所述第三级差分共射共基单元与第四级差分共射共基单元的输入匹配单元连接；所述第四级差分共射共基单元的差分放大电路与所述输出阻抗匹配单元连接。3.如权利要求1所述的一种基于sige-bicmos工艺的四级差分放大器，其特征在于，所述第一级差分共射共基单元的差分放大电路包括第一晶体管b1、第二晶体管b2、第三晶体管b3、第四晶体管b4、第五电容c5、第六电容c6、第七电容c7、第八电容c8、传输负载tl5、传输负载tl6；所述第一晶体管b1的发射极和地端相连，基极与第一级差分共射共基单元的输入匹配单元连接，集电极与第三晶体管b3的发射极连接；所述第一晶体管b1、第二晶体管b2、第三晶体管b3、第四晶体管b4为基于sige-bicmos工艺的晶体管；所述第三晶体管b3的集电极与传输负载tl5连接，基极与接地后的第七电容c7连接；所述传输负载tl5不连接第三晶体管b3的一端连接偏置电压；所述传输负载tl6的一端连接偏置电压，另一端与第四晶体管b4的集电极连接；所述第四晶体管b4的发射极与第二晶体管b2的集电极连接，基极与接地后的第八电容c8连接；所述第二晶体管b2的发射极和地端相连，基极与第一级差分共射共基单元的输入匹配单元连接；所述第五电容c5一端和第三晶体管b3的集电极连接，另一端与第二级差分放大电路的输入匹配短线连接；所述第六电容c6一端和第四晶体管b4的集电极连接，另一端与第二级差分放大电路的输入匹配短线连接。4.如权利要求3所述的一种基于sige-bicmos工艺的四级差分放大器，其特征在于，所述第一级差分共射共基单元的输入匹配单元包括传输线tl1、传输线tl2、第一电容c1、第二电容c2；所述输入匹配短线包括输入匹配短线tl4和输入匹配短线tl3；所述传输线tl1的一端和输入匹配短线tl4相连，另一端和第二电容c2相连；第二电容c2的另一端与第一级差分共射共基单元的第二晶体管b2的基极连接；所述传输线tl2的一端和输入匹配短线tl3相连，另一端和第一电容c1相连后通过第一电容c1与第一级差分共射共基单元的第一晶体管b1的基极连接。
5.如权利要求4所述的一种基于sige-bicmos工艺的四级差分放大器，其特征在于，所述第二级差分共射共基单元的输入匹配单元和差分放大电路的结构与所述第一级差分共射共基单元的输入匹配单元和差分放大电路对应结构一致；所述第一级差分共射共基单元的第五电容c5与所述第二级差分共射共基单元的输入匹配单元的输入匹配短线tl3连接；所述第一级差分共射共基单元的第六电容c6与所述第二级差分共射共基单元的输入匹配单元的输入匹配短线tl4连接；所述第二级差分共射共基单元的第五电容c5和第六电容c6分别与第三级差分共射共基单元的输入匹配单元连接。6.如权利要求5所述的一种基于sige-bicmos工艺的四级差分放大器，其特征在于，所述第三级差分共射共基单元的输入匹配单元和差分放大电路的结构与第一级差分共射共基单元以及第二级差分共射共基单元的输入匹配单元和差分放大电路的结构对应一致；所述第二级差分共射共基单元的第五电容c5与所述第三级差分共射共基单元的输入匹配单元的输入匹配短线tl3连接；所述第二级差分共射共基单元的第六电容c6与所述第三级差分共射共基单元的输入匹配单元的输入匹配短线tl4连接；所述第三级差分共射共基单元的第五电容c5和第六电容c6分别与第四级差分共射共基单元的输入匹配单元连接。7.如权利要求6所述的一种基于sige-bicmos工艺的四级差分放大器，其特征在于，所述第四级差分共射共基单元的输入匹配单元和差分放大电路的结构与第一级差分共射共基单元、第二级差分共射共基单元以及第三级差分共射共基单元的输入匹配单元和差分放大电路的结构对应一致；所述第三级差分共射共基单元的第五电容c5与所述第四级差分共射共基单元的输入匹配单元的输入匹配短线tl3连接；所述第三级差分共射共基单元的第六电容c6与所述第四级差分共射共基单元的输入匹配单元的输入匹配短线tl4连接；所述第四级差分共射共基单元的第五电容c5和第六电容c6为所述基于sige-bicmos工艺的四级差分放大器的两个输出端且分别连接输出阻抗匹配单元。8.如权利要求7所述的一种基于sige-bicmos工艺的四级差分放大器，其特征在于，所述输出阻抗匹配单元包括输出电容cout1和输出电容cout2；输出电容cout1一端与射频输出信号连接，另一端与地端连接；输出电容cout2一端与射频输出信号连接，另一端与地端连接。9.如权利要求3或4或5或6或7所述的一种基于sige-bicmos工艺的四级差分放大器，其特征在于，第五电容c5的值为20ff，第六电容c6的值为20ff，第七电容c7的值为600ff，第八电容c8的值为600ff；传输负载tl5为33um，传输负载tl6为33um。10.如权利要求4或5或6或7所述的一种基于sige-bicmos工艺的四级差分放大器，其特征在于，所述传输线tl1的值为20um、传输线tl2的值为20um、第一电容c1的值为100ff、第二电容c2的值为100ff、输入匹配短线tl4的值为40um，输入匹配短线tl3的值为40um。
11.如权利要求1或2或3或4或5或6或7所述的一种基于sige-bicmos工艺的四级差分放大器，其特征在于，所述基于sige-bicmos工艺的晶体管为采用ihp 0.13 um sgg2 bicmos技术的晶体管模型。

技术总结

本实用新型提出了一种基于SiGe-BiCMOS工艺的四级差分放大器，基于区别于现行通用的GaAs CMOS工艺的SiGe BiCMOS工艺，SiGe BiCMOS产品具有更低的功耗、更小的体积和更高的集成度，而且可以和其他电路集成在一起，同时SiGe BiCMOS工艺的发展也使得这种电路实现更加可行，电路成本更低；本实用新型包括输入匹配网络、第一级、第二级、第三级、第四级差分结构电路。本实用新型与四级单端结构的低噪声放大器相比，具有更好的抗噪声能力，并且可以在较低的频率下获得更高的增益；本实用新型与五级差分结构的低噪声放大器相比，具有更强的稳定性。稳定性。稳定性。

技术研发人员：

姚静石 刘成鹏 陈阳平 苏黎明 龚海波

受保护的技术使用者：

成都明夷电子科技有限公司

技术研发日：

2022.05.20

技术公布日：

2022/11/4