存储器芯片封装结构、SDRAM电路板、测试方法和存储介质与流程

存储器芯片封装结构、sdram电路板、测试方法和存储介质
技术领域
1.本公开涉及半导体技术领域，尤其涉及一种存储器芯片封装结构、一种用于测试的sdram电路板、一种存储器芯片的测试方法和一种计算机可读存储介质。

背景技术：

2.在相关技术中，为了对ddr4(ddr sdram，双倍速率同步动态随机存储器)/lpddr4(low power double data rate sdram，低功耗双倍速率同步动态随机存储器)进行测试，由于测试主板上的器件布局密度较高，由于直接在测试主板上预留测试点的难度较高，因此在存储器芯片和用于测试的主板之间焊接信号测试板，在信号测试板上预留测试点，但是该测试方案目前仍具有以下缺陷：
3.一方面，器件布局密度较高的测试主板也会导致对信号测试板的焊接难度较高，另一方面，信号测试板的插入还会引入电源损耗，结合无法精确测量到的封装的存储器芯片引入的电源损耗，需要通过去嵌处理能够减少测试信号和实际信号之间的偏差，但是仍会对存储器芯片的测试精度造成偏差。
4.需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现要素：

5.本公开的目的在于提供一种存储器芯片封装结构、sdram电路板、测试方法和存储介质。
6.本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
7.根据本公开的一个方面，提供一种存储器芯片封装结构，包括：基板，设置有导电触片；至少一层晶圆，叠加在所述基板上，所述晶圆上设置有第一接合焊盘，所述第一接合焊盘和对应的所述导电触片之间电连接；中介层板，设置在所述至少一层晶圆上，所述中介层板设置有对应电连接的第二接合焊盘和测试点，所述第二接合焊盘还和对应的所述第一接合焊盘之间电连接；塑封件，注塑在所述基板上，用于塑封所述至少一层晶圆和所述中介层板，所述塑封件的上表面与所述测试点相对的位置开设有测试孔，以暴露所述测试点。
8.在本公开的一种示例性实施例中，对应的所述第二接合焊盘和所述第一接合焊盘之间采用半导体键合金线电连接。
9.在本公开的一种示例性实施例中，所述第二接合焊盘相对所述测试点靠近所述中介层板的板边设置，其中，所述半导体键合金线的长度大于或等于340um，并小于或等于360um。
10.在本公开的一种示例性实施例中，对应电连接的所述第二接合焊盘和所述测试点设置在同一测试焊盘上。
11.在本公开的一种示例性实施例中，所述测试焊盘的长度大于或等于140um，并小于
等于160um。
12.在本公开的一种示例性实施例中，所述测试点和对应的所述第二接合焊盘之间采用导电迹线电连接。
13.在本公开的一种示例性实施例中，所述测试点包括信号测试点与第一接地测试点，以及电源测试点和第二接地测试点，其中，所述信号测试点和所述第一接地测试点相邻设置，所述电源测试点和所述第二接地测试点相邻设置。
14.在本公开的一种示例性实施例中，所述信号测试点与所述第一接地测试点设置于所述中介层板的一端；所述电源测试点与所述第二接地测试点设置于所述中介层板的另一端。
15.在本公开的一种示例性实施例中，所述至少一层晶圆和所述基板之间设置有绝缘胶层。
16.在本公开的一种示例性实施例中，所述绝缘胶层的杨氏模量大于所述塑封件的杨氏模量。
17.在本公开的一种示例性实施例中，所述塑封件的填料含量小于所述绝缘胶层的填料含量。
18.在本公开的一种示例性实施例中，所述绝缘胶层还包括：第一绝缘胶层，与所述基板接触；第二绝缘胶层，位于所述第一绝缘胶层上，与所述晶圆接触，其中，所述第一绝缘胶层的热膨胀系数小于所述第二绝缘胶层的热膨胀系数。
19.根据本公开的另一个方面，提供一种用于测试的sdram电路板，包括：测试主板；如上述任一项实施例所述的存储器芯片封装结构，焊接在所述测试主板上。
20.根据本公开的再一个方面，提供一种存储器芯片的测试方法，包括：将设置有测试点的中介层板覆盖在至少一层晶圆上，并与所述晶圆建立电连接；采用塑封件将所述中介层板和所述至少一层晶圆注塑在基板上，以形成存储器芯片封装结构，所述塑封件的上表面与所述测试点相对的位置开设有测试孔，以暴露所述测试点；将所述存储器芯片封装结构焊接在测试主板上；将测试夹具的探针与所述测试点接触，以执行测试操作。
21.根据本公开的又一个方面，提供了一种计算机可读介质，其上存储有计算机程序，所述程序被处理器执行时实现如上述实施例中所述的存储器芯片的测试方法。
22.本公开的实施例所提供的存储器芯片封装结构和sdram电路板，通过在晶圆层的上层设置中介层板，并在中介层板上分别设置电连接的第二接合焊盘和测试点，第二接合焊盘用于实现与晶圆上的第一接合焊盘电连接，结合与第一接合焊盘电连接的导电触片，以保证在将存储器芯片封装结构表贴在测试主板上后测试点的可靠电性，进一步地，通过将设置有测试点的中介层板和晶圆均封装在塑封件的内部，形成芯片颗粒，使测试点靠近晶圆设置，能够直接检测到存储器芯片的电源噪声，并且测量点的电压能够准确反映存储器芯片的内部电压，能够更准确的消除噪声对测试信号的影响，从而有利于提升存储器芯片的测试精度。
23.另外，形成的芯片颗粒，与相关技术中的测试方案中需要增加信号测试板的焊接的操作相比，由于芯片颗粒和原sdram芯片相比，只需要增加高度，因此能够在不增加焊接难度的前提下，实现对sdram芯片的可靠测试。
24.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不
能限制本公开。
附图说明
25.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
26.图1示出了相关技术中的一种用于测试的sdram电路板的示意图；
27.图2示出了相关技术中的另一种用于测试的sdram电路板的示意图；
28.图3示出了本公开的一种实施例提供的存储器芯片封装结构的示意图；
29.图4示出了本公开的另一种实施例提供的存储器芯片封装结构的示意图；
30.图5示出了本公开的一种实施例提供的中介层板的示意图；
31.图6示出了本公开的另一种实施例提供的中介层板的示意图；
32.图7示出了本公开的再一种实施例提供的存储器芯片封装结构的示意图；
33.图8示出了本公开的一种实施例提供的存储器芯片封装结构的俯视示意图；
34.图9示出了本公开的一种实施例提供的用于测试的sdram电路板的示意图；
35.图10示出了本公开的一种实施例提供的存储器芯片的测试方法的示意流程图；
36.图11示出了本公开的一种实施例提供的适于用来实现本公开实施例的电子设备的计算机系统的结构示意图。
37.其中，图1至图9中的附图标记说明如下：
38.102测试主板，104存储器芯片，106测试点，108信号测试板，110垫高板，112其它元件，302基板，304导电触片，306晶圆，308第一接合焊盘，310中介层板，312第二接合焊盘，314测试点，316塑封件，318连接线，320测试焊盘，322导电迹线，324a第一绝缘胶层，324b第二绝缘胶层，316a测试孔，326锡球，40测试主板。
具体实施方式
39.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。
40.此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
41.附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和步骤，也不是必须按所描述的顺序执行。例如，有的步骤还可以分解，而有的步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。用语“一个”、“一”和“上述”等用以表示存在一个或多个要素/组成部分/等。术语“包含”、“包括”和“具有”用以表示开放式的包括在
内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
42.在一些实施例中，在对存储器芯片的电源和信号进行测试的方案中，如图1所示，在测试主板102上表贴有存储器芯片104，直接设置存储器芯片104的测试点106，但是由于主板布局的关系，难以从测试主板102上预留的测试点进行电源测量。
43.如图2所示，在测试主板102和存储器芯片104之间插入信号测试板108，以将测试点106设置在信号测试板108上，而为了插入信号测试板108，还需要在信号测试板108和测试主板102之间插入垫高板110，结合测试主板102上的其它元件112，插入的测试板会引入电源损耗，并且由于测试点处于封装的存储器芯片104的外部，对封装引入的电源损耗也难以测量。
44.仍如图1所示，由于信号测试板108上的测试点106的分支走线长度最多达到10mm，而分支走线的信道频率如果超过2ghz则会产生较大的频率衰减，导致无法满足对基础频率高于2ghz的lpddr4存储器芯片的测试需求。
45.另外，如图2所示，由于在信号测试板上进行了额外的走线设计，还需要将测试点设置在信号线的中间，导致测试到信号线的分支走线长度缩短至不超过0.3mm，该方式虽然可以满足测试需求，但是在某些ball map密度较大的封装类型的颗粒中，走线难度和pcb的加工难度都很大。
46.为了解决上述实施例中的缺陷，参照图3，本公开的实施例首先提供了一种存储器芯片封装结构，包括：基板302、至少一层晶圆306、中介层板310和塑封件316，其中，
47.基板302上设置有导电触片304。
48.其中，导电触板用于实现与晶圆306以及中介层板310的电连接。
49.至少一层晶圆306叠加在基板302上，晶圆306上设置有第一接合焊盘308，第一接合焊盘308和对应的导电触片304之间电连接。
50.中介层板310设置在至少一层晶圆306上，中介层板310设置有对应电连接的第二接合焊盘312和测试点314，第二接合焊盘312还和对应的第一接合焊盘308之间电连接。
51.其中，中介层板310上的第二接合焊盘312用于与第一接合焊盘308电连接，中介层板310上还设置有与测试夹具的探针接触的测试点314。
52.塑封件316注塑在基板302上，用于塑封至少一层晶圆306和中介层板310，塑封件316的上表面与测试点314相对的位置开设有测试孔，以暴露测试点314。
53.其中，作为对塑封件316的第一个改进之处，由于需要将中介层板也塑封在内部，因此需要增加塑封件316的高度，作为对塑封件316的第二个改进之处，在塑封件316的顶部与测试点314对应的位置开设有测试孔，测试孔的大小以方便测试夹具的探针能够与测试点314接触来确定。
54.在该实施例中，通过在晶圆的上层设置中介层板，并在中介层板上分别设置电连接的第二接合焊盘和测试点，第二接合焊盘用于实现与晶圆上的第一接合焊盘电连接，结合与第一接合焊盘电连接的导电触片，以保证在将存储器芯片封装结构贴在测试主板上后测试点的可靠电性，进一步地，通过将设置有测试点的中介层板和晶圆均封装在塑封件的内部，形成芯片颗粒，使测试点靠近晶圆设置，能够直接检测到存储器芯片的电源噪声，并且测量点的电压能够准确反映存储器芯片的内部电压，能够更准确的消除噪声对测试信号的影响，从而有利于提升存储器芯片的测试精度。
55.另外，形成的芯片颗粒，与相关技术中的测试方案中需要增加信号测试板的焊接的操作相比，由于芯片颗粒和原sdram芯片相比，只需要增加高度，因此能够在不增加焊接难度的前提下，实现对sdram芯片的可靠测试，与增加信号测试板的方案相比，有利于降低电路板的走线难度和加工难度。
56.如图3所示，由于新增了中介层板，会在整个存储器芯片封装结构引入stub线，包括第二接合焊盘312和第一接合焊盘308之间的连接线318，以及第二接合焊盘312和测试点314之间的导电迹线(图中未示出)。在该实施例中，通过在中介层板上的第二接合焊盘区域的其它线路层上做处理挖空层面，有利于提高阻抗，并减少stub线对存储器芯片封装结构性能的影响。
57.如图3所示，在本公开的一种示例性实施例中，对应的第二接合焊盘312和第一接合焊盘308之间的连接线318采用半导体键合金线。
58.在该实施例中，通过采用半导体键合金线bonding wire作为stub线连接对应的两个接合焊盘，具有电导率高、导电能力强、与导体材料的结合力强以及化学性能稳定等性能优点，进而有利于进一步降低stub线对存储器芯片封装结构性能的影响。
59.在本公开的一种示例性实施例中，第二接合焊盘312相对测试点靠近中介层板310的板边设置，其中，半导体键合金线的长度大于或等于340um，并小于或等于360um。
60.优选地，将半导体键合金线的长度控制在350um左右。
61.如图4所示，本公开的存储器芯片封装结构包括晶圆306a和晶圆306b，在晶圆306a上设置第一接合焊盘308a，在晶圆306b上设置第一接合焊盘308b，在中介层板310上设置有第二接合焊盘312a和第二接合焊盘312b，在基板302上设置有导电触片304a和导电触片304b，导电触片304a、第一接合焊盘308a和第二接合焊盘312a之间采用连接线318a连接，导电触片304b、第一接合焊盘308b和第二接合焊盘312b之间采用连接线318b连接。
62.在该实施例中，通过将第二接合焊盘设置为靠近中介层板的板边设置，并结合对半导体键合金线的长度的控制，以进一步降低stub线对存储器芯片封装结构性能的影响。
63.如图5所示，在本公开的一种示例性实施例中，在中介层板310上，对应电连接的第二接合焊盘312和测试点314设置在同一测试焊盘320上，即第二接合焊盘312a和测试点314a设置在同一测试焊盘320a上，第二接合焊盘312b和测试点314b设置在同一测试焊盘320b上。
64.在该实施例中，作为第二接合焊盘和测试点的第一种连接方式，将第二接合焊盘和测试点设置在同一个测试焊盘上，有利于保证二者之间的电性连接的可靠性。
65.具体地，如图4所示，312a为测试接合焊盘，测试接合焊盘具体可以为信号测试接合焊盘或电源测试接合焊盘，312b为接地结合焊盘，通过在测试接合焊盘旁边设置接地结合焊盘，有利于降低测试路径中的环路电感。
66.在本公开的一种示例性实施例中，测试焊盘的长度大于或等于140um，并小于或等于160um。
67.优选地，测试焊盘的长度为150um。
68.在该实施例中，通过限制测试焊盘的长度，在保证电性可靠性的同时，有利于降低stub线对测试信号的影响。
69.如图6所示，在本公开的一种示例性实施例中，在中介层板310上，测试点314和对
应的第二接合焊盘312之间采用导电迹线322电连接。
70.在该实施例中，作为第二接合焊盘和测试点的第二种连接方式，通过采用迹线trace进行电连接，也能够保证基于测试点的测试信号的获取。
71.如图6所示，在本公开的一种示例性实施例中，测试点包括信号测试点314c与第一接地测试点314d，以及电源测试点314e和第二接地测试点314f，其中，信号测试点314c和第一接地测试点314d相邻设置，电源测试点314e和第二接地测试点314f相邻设置，以降低测试路径中的环路电感。
72.其中，信号测试点314c通过迹线322c与第二接合焊盘312c连接，第一接地测试点314d通过迹线322d与第二接合焊盘312d连接，电源测试点314e通过迹线322e与第二接合焊盘312e连接，第二接地测试点314f通过迹线322f与第二接合焊盘312f连接。
73.如图6所示，在本公开的一种示例性实施例中，信号测试点314c与第一接地测试点314d设置于中介层板的一端；电源测试点314e与第二接地测试点314f设置于中介层板的另一端。
74.在本公开的一种示例性实施例中，至少一层晶圆和基板之间设置有绝缘胶层。
75.在本公开的一种示例性实施例中，绝缘胶层的杨氏模量大于塑封件的杨氏模量。
76.在本公开的另一种示例性实施例中，塑封件的填料含量小于绝缘胶层的填料含量。
77.在该实施例中，由于绝缘胶层和塑封体具有不同的填料含量，通过在绝缘胶层设置较大含量的填料，以使绝缘胶层的杨氏模量大于塑封件的杨氏模量，该设置方式有利于使绝缘胶层更好弹性变形，则可以使绝缘层更好地对晶圆进行支撑。
78.另外，本领域的技术人员能够理解的是，在晶圆具有多层时，相邻的晶圆层之间也设置有绝缘胶层。
79.如图7所示，在本公开的一种示例性实施例中，绝缘胶层还包括：第一绝缘胶层324a，与基板302接触；第二绝缘胶层324b，位于第一绝缘胶层上，与晶圆306接触；其中，第一绝缘胶层的热膨胀系数小于第二绝缘胶层的热膨胀系数。
80.具体地，如图7所示，在相邻的晶圆306之间也设置有第二绝缘胶层324b，通过在基板302上设置导电触片304,、在晶圆306上设置第一结合焊盘308，以及在中介层板上设置第二接合焊盘312，并采用连接线318依次连接，进一步地，将第二接合焊盘312与测试点314之间采用导电迹线连接，实现基于测试点314对sdram芯片进行测试的功能。
81.在该实施例中，对于基板和晶圆之间的绝缘胶层，可以进一步采用第一绝缘胶层和第二绝缘胶层配置，由于基板上堆积的热量较多，因此选用热膨胀系数较小的第一绝缘胶层，使第一绝缘胶层的热膨胀变形小，从而能够使第二绝缘胶层和第一绝缘层之间的变形更加匹配，进而有利于改进包括晶圆和基板的整体翘曲现象。
82.如图8所示，根据本公开的一个实施例的存储器芯片封装结构的俯视图，通过在塑封件316上开设测试孔316a，使测试点314暴露在外部，进而便于测试。
83.如图9所示，根据本公开的一个实施例的用于测试的sdram电路板，包括：测试主板40；如上述任一项实施例的存储器芯片封装结构，焊接在测试主板上，其中，测试主板40和存储器芯片封装结构之间采用锡球326实现电连接。
84.具体地，存储器芯片封装结构包括基板302、晶圆306、中介层板310以及用于封装
上述器件的塑封件316。
85.在该实施例中，通过在晶圆层的上层设置中介层板，并在中介层板上分别设置电连接的第二接合焊盘和测试点，第二接合焊盘用于实现与晶圆上的第一接合焊盘电连接，结合与第一接合焊盘电连接的导电触片，以保证在将存储器芯片封装结构表贴在测试主板上后测试点的可靠电性，进一步地，通过将设置有测试点的中介层板和晶圆均封装在塑封件的内部，形成芯片颗粒，使测试点靠近晶圆设置，能够直接检测到存储器芯片的电源噪声，并且测量点的电压能够准确反映存储器芯片的内部电压，能够更准确的消除噪声对测试信号的影响，从而有利于提升存储器芯片的测试精度。
86.另外，形成的芯片颗粒，与相关技术中的测试方案中需要增加信号测试板的焊接的操作相比，由于芯片颗粒和原sdram芯片相比，只需要增加高度，因此能够在不增加焊接难度的前提下，实现对sdram芯片的可靠测试，与增加信号测试板的方案相比，有利于降低电路板的走线难度和加工难度。
87.如图10所示，根据本公开的一个实施例的存储器芯片的测试方法，包括：
88.步骤s1002，将设置有测试点的中介层板覆盖在至少一层晶圆上，并与晶圆建立电连接。
89.步骤s1004，采用塑封件将中介层板和至少一层晶圆注塑在基板上，以形成存储器芯片封装结构，塑封件的上表面与测试点相对的位置开设有测试孔，以暴露测试点。
90.步骤s1006，将存储器芯片封装结构焊接在测试主板上。
91.步骤s1008，将测试夹具的探针与测试点接触，以执行测试操作。
92.其中，测试点包括信号测试点与第一接地测试点，以及电源测试点和第二接地测试点，其中，信号测试点用于测试芯片信号，电源测试点用于测试电源信号，晶圆上设置有第一接合焊盘，中介层板设置有第二接合焊盘，第一接合焊盘和第二接合焊盘之间采用半导体键合金线电连接。
93.具体地，首先设置一个中介层板interposer，在中介层板上分别设置电源和地测试点，并预留用于压焊的第二接合焊盘，进一步地，在对sdram进行封装时，将中介层板连通连同晶圆一起采用塑封件进行封装固化，得形成芯片封装结构，其中，通过采用bonding wire的方式，将中介层板上分别与电源测试点、信号测试点以及接地测试点连接的第二接合焊盘与晶圆上的第一结合焊盘进行连接，在完成整体的封装固化后，通过在塑封件的顶部开设测试孔，使测试点裸露在外部。
94.进一步地，将芯片封装结构焊接至测试主板上，通过将测试夹具的探针与裸露的测试点接触，进行电源和信号的测试。
95.下面参考图11，其示出了适于用来实现本公开实施例的电子设备的计算机系统1100的结构示意图。图11示出的电子设备的计算机系统1100仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。
96.如图11所示，计算机系统1100包括中央处理单元(cpu)1101，其可以根据存储在只读存储器(rom)1102中的程序或者从存储部分1108加载到随机访问存储器(ram)1103中的程序而执行各种适当的动作和处理。在ram 1103中，还存储有系统操作所需的各种程序和数据。cpu 1101、rom 1102以及ram 1103通过总线1104彼此相连。输入/输出(i/o)接口1105也连接至总线1104。
97.以下部件连接至i/o接口1105：包括键盘、鼠标等的输入部分1106；包括诸如阴极射线管(crt)、液晶显示器(lcd)等以及扬声器等的输出部分1107；包括硬盘等的存储部分1108；以及包括诸如lan卡、调制解调器等的网络接口卡的通信部分1109。通信部分1109经由诸如因特网的网络执行通信处理。驱动器1110也根据需要连接至i/o接口1105。可拆卸介质1111，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器1110上，以便于从其上读出的计算机程序根据需要被安装入存储部分1108。
98.作为另一方面，本技术还提供了一种计算机可读介质，该计算机可读介质可以是上述实施例中描述的电子设备中所包含的；也可以是单独存在，而未装配入该电子设备中。上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被一个该电子设备执行时，使得该电子设备实现如上述实施例中的存储器芯片的测试方法。
99.特别地，根据本公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分从网络上被下载和安装，和/或从可拆卸介质被安装。在该计算机程序被中央处理单元(cpu)执行时，执行本技术的系统中限定的上述功能。
100.需要说明的是，本公开所示的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑磁盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆、rf等等，或者上述的任意合适的组合。
101.在本技术中，术语“第一”、“第二”、“第三”仅用于描述的目的，而不能理解为指示或暗示相对重要性；术语“多个”则指两个或两个以上，除非另有明确的限定。术语“安装”、“相连”、“连接”、“固定”等术语均应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或一体地连接；“相连”可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。
102.本技术的描述中，需要理解的是，术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或单元必须具有特定的方向、以特定的方位构造和操作，因此，不能理解为对本技术的限制。
103.在本说明书的描述中，术语“一个实施例”、“一些实施例”、“具体实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或特点包含于本技术的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或实例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
104.以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。
105.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本技术旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

技术特征：

1.一种存储器芯片封装结构，其特征在于，包括：基板，设置有导电触片；至少一层晶圆，叠加在所述基板上，所述晶圆上设置有第一接合焊盘，所述第一接合焊盘和对应的所述导电触片之间电连接；中介层板，设置在所述至少一层晶圆上，所述中介层板设置有对应电连接的第二接合焊盘和测试点，所述第二接合焊盘还和对应的所述第一接合焊盘之间电连接；塑封件，注塑在所述基板上，用于塑封所述至少一层晶圆和所述中介层板，所述塑封件的上表面与所述测试点相对的位置开设有测试孔，以暴露所述测试点。2.根据权利要求1所述的存储器芯片封装结构，其特征在于，对应的所述第二接合焊盘和所述第一接合焊盘之间采用半导体键合金线电连接。3.根据权利要求2所述的存储器芯片封装结构，其特征在于，所述第二接合焊盘相对所述测试点靠近所述中介层板的板边设置，其中，所述半导体键合金线的长度大于或等于340um，并小于或等于360um。4.根据权利要求1所述的存储器芯片封装结构，其特征在于，对应电连接的所述第二接合焊盘和所述测试点设置在同一测试焊盘上。5.根据权利要求4所述的存储器芯片封装结构，其特征在于，所述测试焊盘的长度大于或等于140um，并小于等于160um。6.根据权利要求1所述的存储器芯片封装结构，其特征在于，所述测试点和对应的所述第二接合焊盘之间采用导电迹线电连接。7.根据权利要求4或6所述的存储器芯片封装结构，其特征在于，所述测试点包括信号测试点与第一接地测试点，以及电源测试点和第二接地测试点，其中，所述信号测试点和所述第一接地测试点相邻设置，所述电源测试点和所述第二接地测试点相邻设置。8.根据权利要求7所述的存储器芯片封装结构，其特征在于，所述信号测试点与所述第一接地测试点设置于所述中介层板的一端；所述电源测试点与所述第二接地测试点设置于所述中介层板的另一端。9.根据权利要求1至8中任一项所述的存储器芯片封装结构，其特征在于，所述至少一层晶圆和所述基板之间设置有绝缘胶层。10.根据权利要求9所述的存储器芯片封装结构，其特征在于，所述绝缘胶层的杨氏模量大于所述塑封件的杨氏模量。11.根据权利要求9所述的存储器芯片封装结构，其特征在于，所述塑封件的填料含量小于所述绝缘胶层的填料含量。12.根据权利要求9所述的存储器芯片封装结构，其特征在于，所述绝缘胶层包括：第一绝缘胶层，与所述基板接触；第二绝缘胶层，位于所述第一绝缘胶层上，与所述晶圆接触；其中，所述第一绝缘胶层的热膨胀系数小于所述第二绝缘胶层的热膨胀系数。13.一种用于测试的sdram电路板，其特征在于，包括：测试主板；如权利要求1至12中任一项所述的存储器芯片封装结构，焊接在所述测试主板上。
14.一种存储器芯片的测试方法，其特征在于，包括：将设置有测试点的中介层板覆盖在至少一层晶圆上，并与所述晶圆建立电连接；采用塑封件将所述中介层板和所述至少一层晶圆注塑在基板上，以形成存储器芯片封装结构，所述塑封件的上表面与所述测试点相对的位置开设有测试孔，以暴露所述测试点；将所述存储器芯片封装结构焊接在测试主板上；将测试夹具的探针与所述测试点接触，以执行测试操作。15.一种计算机可读存储介质，其上存储有程序，该程序被处理器执行时实现如权利要求14所述的存储器芯片的测试方法。

技术总结

本公开提供了一种存储器芯片封装结构、SDRAM电路板、测试方法和存储介质，涉及半导体技术领域。其中，存储器芯片封装结构包括：基板，设置有导电触片；至少一层晶圆，叠加在基板上，晶圆上设置有第一接合焊盘，第一接合焊盘和对应的导电触片之间电连接；中介层板，设置在至少一层晶圆上，中介层板设置有对应电连接的第二接合焊盘和测试点，第二接合焊盘还和对应的第一接合焊盘之间电连接；塑封件，注塑在基板上，用于塑封少一层晶圆和中介层板，塑封件的上表面与测试点相对的位置开设有测试孔，以暴露测试点。通过本公开的技术方案，能够更准确的消除噪声对测试信号的影响，进而有利于提升存储器芯片的测试精度。提升存储器芯片的测试精度。提升存储器芯片的测试精度。