一种用于磁性随机存储器的动态时序调节灵敏放大电路

1.本发明涉及集成电路领域，尤其是一种新型的用于磁性随机存储器的动态时序调节灵敏放大电路

背景技术：

2.随着人类社会发展进步，各行各业产生的数据量急剧增加，数据中心与各式各样的边缘端应用场景不断拓展，对非易失性存储器功耗和性能的要求越来越高。消费市场对于各类集成电路高速低功耗的同时保证高性能的需求日益増加，以片上系统(soc)为例，存储器往往占芯片面积达80％上，是整块芯片功耗最大部分。因此，想要满足当前社会对海量数据存储与处理的需求，高速低功耗的存储器必不可少。相较于当前主流的基于flash结构设计的存储器， mram具有非易失、极低待机功耗、可重复擦写次数多、可与coms工艺兼容等优良特性，应用前景十分广阔。近些年来芯片工艺技术日趋成熟，科技、制造业等业界巨头布局逐渐深入，为mram芯片商业化应用提供了快速增长的发展空间。存储芯片读取效率的提升是实现mram大规模应用的“基础保障”，能否开发出具有快速准确读取能力、符合市场低功耗需求的芯片，已成为 mram领域商业化发展的重要因素。而决定存储芯片读取速度的主要因素，就是灵敏放大器电路的硬件实现设计。
3.自旋转移扭矩随机磁存储器(stt-mram)具有非易失性、存储密度高、存取速度快和抗辐射能力强等优点，是最具有潜力替代flash的新型存储器之一，能够显著降低待机功耗，提升使用寿命。mram中存储数据的单元称为 mtj，它由自由层、固定层和势垒隧穿层组成。根据巨磁阻效应，mtj单元流过不同方向的电流时将改变自由层的磁场分布。当流过mtj的电流值大于其阈值后，将使单元呈现高阻/低阻态，完成数据写入。在读取过程中一般将高阻态计为“1”，低阻态计为“0”，通过给想要读取的数据单元和存储单元加载电流并收集其间电压差变化，即可读出mtj单元存储的数据。但对于mtj单元而言，高阻与低阻的比值较小，即隧道磁阻率(tmr)较小，且对于每一个单元此值变化浮动较大。这意味着mram的读取传感裕度(sm)较低，很容易遭受读干扰而造成读破坏。mtj单元临界翻转电流往往只有几十微安，读取期间如果电流大于此值将会导致mtj存储的数据破坏。因此，需要设计独特的灵敏放大结构(sa)来提升读取传感裕度。
4.经过十几年的发展，学术界和工业界已经提出了多种灵敏放大器结构来提升mram存储器的商用价值，目前比较常见的sa可以分为电压型和电流型两种。电流型灵敏放大器是在单元位线上提供稳定的电压值，流经mtj的电流保持不变且较小。电压型灵敏放大器的特征是单元位线上的电压为波动值，流经 mtj的电流处于变化状态且高于电流型灵敏放大器。现存灵敏放大器工作过程主要分三个阶段：预充电阶段(pre)、压差放大阶段(amp)以及锁存数据阶段(lat)。
5.到目前为止，理论上已存在能将读取裕度提升三倍的灵敏放大器新结构，在mtj数据单元读取准确度上有了很大进展。但这些结构在应用于实际工作中时，仍存在诸多问题。在连续读写操作时，数据单元和参考单元位线上常会积累较高的电压，导致存储数据出错
或难以读出。现存灵敏放大器使用反相器链或多周期结构产生时序信号，其工作的预充电阶段、压差放大阶段以及锁存数据阶段的时长都是固定的。在温度变化时，反相器链产生的延时将随着温度剧烈变化，造成读时间波动。为了确保读良率，多周期结构会为读取过程中三阶段的时间均赋予一个较大值，造成导通时间变长，读功耗大幅增加。在实际生产中，工艺因素造成每个mtj单元需要的压差放大的时长不同。为保证所有单元均可成功读写，一般会适量增加pre、amp、lat三阶段的时长以提升产品良率，mram芯片在读取期间也会因此产生额外的时间与功耗的消耗。
6.由此，动态读取的概念被提出。在存储单元内进行数据读取操作时，不再固定各个阶段的时间长度，而是根据输出电压差是否已经满足读取分辨需要来决定时序控制信号是否进入下一个阶段。这样的动态控制可以针对每一个单元的差异性决定读出数据的时间，由于删掉了延迟单元可以节约部分面积，同时控制信号由自己产生可以将灵敏放大器的读出速度提高。采用本发明提出的这种新型动态电流型灵敏放大器代替传统的灵敏放大器来读出mtj中存储的数据，将同时表现出读取速度提升、读取功耗减小、连续读写效率提升、宽温度读取稳定性提升和芯片面积节约的五大优势。

技术实现要素：

7.技术问题：针对现有技术中的上述不足之处，本发明提出一种用于磁性随机存储器的动态时序调节灵敏放大电路，具体是基于失调消除电流采样电流检测放大器(occs-csa)设计，采用sa内部结构产生时序；并且探讨了不同工艺角和不同工作电压对mram读良率的影响。通过灵敏放大器内部的时序产生结构降低了读取功耗，提升了宽温度读取稳定性。与传统灵敏放大器时序产生方式相比，该电路将stt-mram读取能效提高45.6％以上。
8.技术方案：本发明的一种用于磁性随机存储器的动态时序调节灵敏放大电路，包括时序产生电路、预充放大电路、锁存电路；其特征在于，包括接收到预充信号后动态生成控制信号的时序产生电路、用于灵敏放大数据单元与参考单元间电压差的预充放大电路、检测到压差变化稳定后保存数据并输出的锁存电路；时序产生电路包括四个晶体管和三个反相器，两个异或门，一个与非门。预充放大电路包括十六个晶体管，受时序信号控制完成位线预充电、压差灵敏放大的功能。锁存电路包括四个晶体管，两个传输门，一个反相器和两个与非门，在时序产生电路动态监测到数据单元与参考单元间压差发展到足够分辨时将数据锁存。
9.预充电控制信号(pre)与放大器输出信号(in_1、in_2)接入时序产生电路，动态输出压差放大(amp)和锁存(lat)控制信号。预充电控制信号 (pre)和压差放大(amp)控制信号、钳位控制信号(vclamp)、数据单元 (data)与参考单元(ref)的位线输入预充放大电路，输出放大后的信号sa1、 sa2。lat信号与sa1、sa2接入锁存电路，输出in_1、in_2与实际读出信号 out、outb。
10.时序产生电路接收数据单元与参考单元间压差实时放大结果，并根据压差发展情况来产生时序控制信号控制整个电路工作。位线上的电压通过in_1、 in_2与时序产生结构相连，预充信号pre通过反相器后与压差发展判断结构共同工作，确保能在宽温条件下正确稳定地产生时序信号。
11.本发明所述用于磁性随机存储器的新型动态时序调节灵敏放大电路，其时序由灵
敏放大器内部产生，控制信号受时钟高电平脉宽控制，pre信号由外部提供，amp信号和lat信号由sa自主产生，信号amp1由pre信号取反产生。 pre结束进入放大阶段，pre阶段in_1和in_2被预充至相近水平，时序产生电路可以采样in_1和in_2的电压差，此时pmos管m3、m4均截止，x和y均为低电平。放大阶段开始in_1和in_2的压差放大到大于pmos的阈值电压，m3、m4中的一个导通，使得x或y被充电至高电平(大于反相器的开关阈值vm)，此时lat信号拉高，amp信号为低，整个时序产生完毕。
12.有益效果：本发明采用上述技术方案，具有以下有益效果：
13.(1)本发明是用于stt-mram的灵敏放大器电路，利用动态生成控制信号的时序产生电路、用于灵敏放大数据单元与参考单元间电压差的预充放大电路、检测到压差变化稳定后保存数据并输出的锁存电路，可以有效地减少灵敏放大器读出数据时各阶段所需的时长。
14.(2)本发明是一种动态电流型mram数据读出电路，满足商用存储电路快速低功耗读出的需求。在读取单元位线上设计了放电管结构，连续读取时可以确保数据读取准确。使用本结构的电路可以在10ns内稳定读出。
15.(3)本发明基于tsmc-28nm工艺对设计的电路进行仿真，探讨了不同工艺角与工作电压对磁性隧道结mtj读时间的影响；通过定制化版图设计，使本发明结构相较于传统时序产生结构可缩减76.3％的面积开销。
16.由上述本发明所声明的技术方案可看出，本发明所提出的用于自旋转矩转移磁随机存取存储器(stt-mram)的动态时序调节灵敏放大电路具备针对不同mtj单元缩短读取时间以及在连续读写过程中可以进行位线放电的特点，并能够显著提高mtj单元数据读取的能效。与传统灵敏放大器时序产生方式相比，该电路将stt-mram读取能效提高45.6％以上。
附图说明
17.为了更清晰地说明本发明实施例的技术方案，下面将对实施例描述总所需要使用的附图作简单减少，显而易见地，下列描述中附图仅仅是本发明地一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
18.图1是背景技术提供的动态读取sa结构图；
19.图2是本发明在读取时的时序逻辑图；
20.图3是本发明的版图设计；
21.图4是现存结构与本发明结构在宽温度下读取的对比图；
22.图5是本发明在不同工艺角与工作电压下的读操作用时；
23.图6是本结构与其他灵敏放大器读取操作对比图。
具体实施方式
24.下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
25.mram作为新一代非易失性存储器，可以以接近末级高速缓存(llc)的速度和宽工
作温度(-55℃至+125℃)运行。实现这一目的，需要将灵敏放大器 (sa)和外围电路随工艺、电压和温度(pvt)的变化纳入设计考量。与电压型sa(vsa)相比，电流型sa(csa)更稳健、快速。主流的csa是分阶段运行的，对时序的产生提出了更高的要求，感应速度有限。现有的csa主要采用反相器链结构或多周期操作来产生控制信号。反相器链产生的延迟随温度变化剧烈，导致感应速度波动和高功耗，从而影响时序问题。尽管多周期操作确保了稳定的时序，但每个阶段的固定持续时间导致较长的总读出时间，以及更大的功耗开销。
26.缓存(cache)是存储器子系统的组成部分，存放着程序经常使用的指令和数据。现代处理器使用多级缓存，其中离处理器最近的缓存最小且最快。末级缓存(llc)是指离处理器最远的缓存，其速度一般在100m以上。传统结构速度较慢，宽温读取稳定性差，难以实现宽温度下的llc工作需求。
27.本发明所述用于磁性随机存储器的动态时序调节灵敏放大电路在sa内部产生时序，提高了传感速度和稳定性，可以用于制造基于mram的末级高速缓存电路。它包含三个主要部分：预充放大电路、时序产生电路和锁存电路。其工作流程由三个阶段组成：预充电阶段(pre)、放大阶段(amp)和锁存数据阶段(lat)。
28.在预充电阶段，系统时钟用作高脉冲宽度的预充电信号，vdd对数据位线和参考位线进行充电，sa1和sa2被充电到稳定的水平。信号amp1是信号 pre的反相结果，信号amp是信号amp1和信号lat做异或操作的结果。在此阶段结束时，信号amp变为高电平，动态时序调节灵敏放大电路进入放大阶段。
29.在放大阶段，sa1和sa2之间的电压差被放大。时序生成结构可以对in_1 和in_2之间的电压差进行采样。此时m3和m4均关闭，节点x和节点y为低电平。当in_1和in_2的电压差放大到大于m3(m4)的阈值电压时，m3 (m4)导通，使节点x或节点y充电到较高的电平(大于反向器的开关阈值 vm)。然后lat信号变为高电平，amp信号变为低电平，动态时序调节灵敏放大电路进入锁存阶段。
30.在锁存阶段，数据被锁存电路稳定存储。out和outb是最终的输出结果，由于它们是由in_1和in_2生成的，最终结果可以在lat信号变为高电平之前准确输出，为动态时序调节灵敏放大电路带来更高的时序裕度。
31.对于动态时序调节灵敏放大电路来说，不同的预充电阶段时长、工艺角和工作电压会影响工作性能。预充电阶段持续时间的增加有利于位线稳定充电，提高良率，造成读出时间变长。随着工作电压的增加，感应时间会略有增加，同时提升高温下读取的稳定性。由基于tsmc-28nm工艺的仿真得出，ss工艺角下读出时间随温度波动最小，fnsp工艺角下读出速度最快。在最常用的1.2v、 5ns预充电时间的条件下，可以在8ns内稳定读出数据。动态时序调节灵敏放大电路最长的感应时间发生在7ns预充电、1.25v工作电压时，需要10ns。这一读出速度满足宽温度下的末级高速缓存的工作需求。
32.本发明提出的动态时序调节灵敏放大电路相较于目前常用的mb-csa、cu
‑ꢀ
vsa具有稳定性增强、读出速度更快的优势。csa直接检测存储单元电流，这意味着它比vsa消耗更多功率并且运行速度更快。mb-csa和cu-vsa在高温下都有较大的读取时间波动，cu-vsa甚至达到了4.37ns。在125℃的高温下，本发明提出的结构相比mb-csa提高了37.2％的读取速度，并节省了42.2％的功耗。
33.以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，
任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

技术特征：

1.一种用于磁性随机存储器的动态时序调节灵敏放大电路，其特征在于，包括接收到预充信号后动态生成控制信号的时序产生电路、用于灵敏放大数据单元与参考单元间电压差的预充放大电路、检测到压差变化稳定后保存数据并输出的锁存电路；预充电控制信号(pre)与预充放大电路输出信号(in_1、in_2)接入时序产生电路，动态输出压差放大(amp)和锁存(lat)控制信号；预充电控制信号(pre)和压差放大(amp)控制信号、钳位控制信号(vclamp)、数据单元与参考单元的位线输入预充放大电路，输出放大后的信号sa1、sa2；lat信号与sa1、sa2接入锁存电路，输出in_1、in_2与实际读出信号out、outb。2.根据权利要求1所述用于磁性随机存储器的动态时序调节灵敏放大电路，其特征在于，时序产生电路包括两个pmos管、两个nmos管和三个反相器，两个异或门，一个与非门；预充放大电路包括十六个晶体管，受时序信号控制完成位线预充电、压差灵敏放大的功能；锁存电路包括四个晶体管，两个传输门，一个反相器和两个与非门，在时序产生电路动态监测到数据单元与参考单元间压差发展到足够分辨时将数据锁存。3.根据权利要求1所述用于磁性随机存储器的动态时序调节灵敏放大电路，其特征在于，时序产生电路接收数据单元与参考单元间压差实时放大结果，并根据压差发展情况来产生时序控制信号控制整个电路工作；位线上的电压通过in_1、in_2与时序产生结构相连，预充信号pre通过反相器后，与x和y的异或结果相与产生lat信号；x、y的变化取决于位线间压差变化水平，这一设置确保了能在宽温条件下正确稳定地产生时序信号。4.根据权利要求2所述用于磁性随机存储器的动态时序调节灵敏放大电路，其特征在于，其时序由灵敏放大器内部产生，控制信号受时钟高电平脉宽控制，pre信号由外部提供，amp信号和lat信号由sa自主产生，信号amp1由pre信号取反产生；pre结束进入放大阶段，pre阶段in_1和in_2被预充至相近水平，时序产生电路采样in_1和in_2的电压差，此时pmos管m3、m4均截止，x和y均为低电平；放大阶段开始in_1和in_2的压差放大到大于pmos的阈值电压，m3、m4中的一个导通，使得x或y被充电至高电平，此时lat信号拉高，amp信号为低，整个时序产生完毕。5.根据权利要求1所述一种用于磁性随机存储器的动态时序调节灵敏放大电路，其特征在于，所述动态时序调节灵敏放大电路的放大部分是基于电路偏移消除的电流采样方式，用于实现所述存储阵列的读操作。

技术总结

本发明公开了一种用于磁性随机存储器的动态时序调节灵敏放大电路，该结构包括接收到预充信号后动态生成控制信号的时序产生电路、用于灵敏放大数据单元与参考单元间电压差的预充放大电路、检测到压差变化稳定后保存数据并输出的锁存电路。时序产生电路包括四个晶体管和三个反相器，两个异或门，一个与非门，与预充信号和预充放大电路的输出信号一起工作生成动态的时序控制信号。由于时序信号根据输出动态调整，可以克服随机磁存储器(MRAM)因工艺原因造成的个体化差异，有效缩短数据读取时间，提升宽温度下读取准确率，降低读取单元面积。此外，本结构在位线上加入的放电管设计也可以避免在连续读写中位线上积累高电压对读出造成干扰。出造成干扰。出造成干扰。