用于支持加密远程直接存储器访问(ERDMA)以供进行虚拟机实时迁移的电路和方法与流程

用于支持加密远程直接存储器访问(erdma)以供进行虚拟机实时迁移的电路和方法
技术领域
1.本公开总体上涉及电子学，并且更具体地，本公开的实施例涉及用于支持加密远程直接存储器访问以供进行虚拟机的实时迁移的电路。

背景技术：

2.处理器或处理器集合执行来自指令集(例如，指令集架构(isa))的指令。指令集是计算机架构的关于编程的部分，并且一般包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处置以及外部输入和输出(i/o)。应当注意，术语指令在本文中可指宏指令或指微指令，宏指令例如，提供给处理器以供执行的指令，微指令例如，由处理器的解码器对宏指令进行解码得到的指令。
附图说明
3.在所附附图中以示例方式而非限制方式图示本公开，在附图中，类似的附图标记指示类似的要素，其中：
4.图1a图示根据本公开的实施例的经由网络耦合至第二计算机系统的第一计算机系统。
5.图1b图示根据本公开的实施例的计算机系统的框图，该计算机系统包括具有加密电路的多个插槽。
6.图2图示根据本公开的实施例的加密电路的框图。
7.图3是图示根据本公开的实施例的经由网络将虚拟机从第一计算机系统实时迁移到第二计算机系统的方法的操作的流程图。
8.图4是根据本公开的实施例的经由网络将虚拟机经由网络从第一计算机系统实时迁移到第二计算机系统的方法的操作的泳道图。
9.图5图示出根据本公开的实施例的用于将加密引擎电路改变至地址无关加密模式的加密过程和超控。
10.图6是图示根据本公开的实施例的、利用软件供应的偏移加密经由网络将虚拟机从第一计算机系统实时迁移到第二计算机系统的方法的操作的流程图。
11.图7是图示根据本公开的实施例的、利用软件供应的偏移加密经由网络将虚拟机从第一计算机系统实时迁移到第二计算机系统的方法的操作的泳道图。
12.图8图示根据本公开的实施例的指示加密电路的能力的型号(例如，机器)专用寄存器的示例格式。
13.图9图示根据本公开的实施例的用于控制加密电路的功能的型号(例如，机器)专用寄存器的示例格式。
14.图10图示根据本公开的实施例的、由软件用来管理与加密电路的密钥标识符(例如，密钥id)值相关联的密钥的数据结构的示例格式。
15.图11是图示根据本公开的实施例的利用加密电路处理存储器请求的方法的操作的流程框图。
16.图12是根据本公开的实施例的经由网络将虚拟机从第一计算机系统实时迁移到第二计算机系统的方法的操作的流程框图。
17.图13a是图示出根据本公开的实施例的通用向量友好指令格式及其a类指令模板的框图。
18.图13b是图示出根据本公开的实施例的通用向量友好指令格式及其b类指令模板的框图。
19.图14a是图示出根据本公开的实施例的用于图13a和图13b中的通用向量友好指令格式的字段的框图。
20.图14b是图示出根据本公开的一个实施例的构成完整操作码字段的图14a中的专用向量友好指令格式的字段的框图。
21.图14c是图示出根据本公开的一个实施例的构成寄存器索引字段的图14a中的专用向量友好指令格式的字段的框图。
22.图14d是图示出根据本公开的一个实施例的构成扩充操作字段1350的图14a中的专用向量友好指令格式的字段的框图。
23.图15是根据出本公开的一个实施例的寄存器架构的框图。
24.图16a是图示出根据本公开的实施例的示例性有序流水线和示例性的寄存器重命名的乱序发布/执行流水线两者的框图。
25.图16b是图示出根据本公开的实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的乱序发布/执行架构核两者的框图。
26.图17a是根据本公开的实施例的单个处理器核以及其到管芯上互连网络的连接以及它的第2级(l2)高速缓存的本地子集的框图。
27.图17b是根据本公开的实施例的图17a中的处理器核的部分的展开图。
28.图18是根据本公开的实施例的可具有多于一个的核、可具有集成存储器控制器、并且可具有集成图形器件的处理器的框图。
29.图19是根据本公开的一个实施例的系统的框图。
30.图20是根据本公开的实施例的更具体的示例性系统的框图。
31.图21示出的是根据本公开的实施例的第二更具体的示例性系统的框图。
32.图22示出的是根据本公开的实施例的芯片上系统(soc)的框图。
33.图23是根据本公开的实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。
具体实施方式
34.在下列描述中，阐述了众多特定细节。然而，应当理解，可在没有这些特定细节的情况下实施本公开的实施例。在其他实例中，未详细示出公知的电路、结构和技术，以免使对本描述的理解模糊。
35.说明书中对“一个实施例”、“实施例”、“示例实施例”等的引用指示所描述的实施例可包括特定的特征、结构或特性，但是并非每个实施例都一定包括该特定的特征、结构或
特性。而且，此类短语不一定是指同一实施例。此外，当结合实施例描述特定的特征、结构或特性时，认为结合无论是否被明确描述的其他实施例而影响此类特征、结构或特性是在本领域技术人员的知识范围之内的。
36.(例如，具有一个或多个核的)(例如，硬件)处理器可执行指令(例如，指令的线程)以对数据操作，从而例如执行算术、逻辑或其他功能。例如，软件可请求操作，并且硬件处理器(例如，该硬件处理器的一个或多个核)可响应于该请求来执行该操作。某些操作包括访问一个或多个存储器位置，以例如存储和/或读取(例如，加载)数据。系统可以包括多个核，例如，其中核的合适子集在例如芯片上系统(soc)的多个插槽中的每个插槽中。每个核(例如，每个处理器或每个插槽)可以访问数据存储(例如，存储器)。存储器可以包括易失性存储器(例如，动态随机存取存储器dram)或(例如，字节可寻址的)持久(例如，非易失性)存储器(例如，非易失性ram)(例如，与任何系统存储分开，诸如但不限于与硬盘驱动器分开)。持久存储器的一个示例是双列直插存储器模块(dimm)(例如，非易失性dimm)(例如，久存储器的一个示例是双列直插存储器模块(dimm)(例如，非易失性dimm)(例如，optane
tm
存储器)，例如，可根据外围组件互连快捷(pci-e)标准来访问。
37.某些系统(例如，处理器)利用对数据进行加密来提供安全性。例如，处理器(例如，作为指令集架构(isa)扩展)可以支持总存储器加密(tme)(例如，利用单个短时密钥的存储器加密)和/或多密钥tme(mktme)(例如，支持使用多个密钥用于页粒度存储器加密的存储器加密，例如，具有对软件供应的密钥的附加支持)。
38.在某些实施例中，tme提供对系统的物理存储器的整体进行加密的能力。例如，利用对硬件初始化管理器代码(例如，基本输入/输出系统(bios)固件)的小改变，在引导过程的非常早的阶段启用该能力。在某些实施例中，一旦tme被配置并且锁定，tme就将使用加密标准/算法(例如，高级加密标准(aes)，诸如但不限于使用128位的密钥的aes)对soc的外部存储器总线上的所有数据进行加密。在某些实施例中，用于tme的加密密钥使用在soc(例如，处理器)中实现的硬件随机数生成器，并且(多个)密钥不能由软件或通过使用到soc的外部接口来访问。在某些实施例中，tme能力旨在向外部存储器总线和/或dimm提供对加密的保护。
39.在某些实施例中，多密钥tme(mktme)在tme上建立并且添加对多个加密密钥的支持。在某些实施例中，soc实现方式支持固定数量的加密密钥，并且软件可以将soc配置为使用可用密钥的子集。在某些实施例中，软件管理对密钥的使用，并且可以使用可用密钥中的每一个来对存储器的任何区段(例如，页)进行加密。因此，mktme的某些实施例允许对存储器的页粒度加密。在一个实施例中(例如，默认地)，mktme使用tme加密密钥，除非由软件明确地指定。除了支持处理器(例如，中央处理单元(cpu))生成的短时密钥(例如，不可由软件或通过使用到soc的外部接口来访问)之外，mktme的实施例还支持软件提供的密钥。在某些实施例中，软件提供的密钥在与非易失性存储器一起使用时或在与证明机制组合和/或与密钥供应服务一起使用时尤其有用。在某些实施例中，用于mktme的微调(tweak)密钥由软件提供。本文中的某些实施例(例如，平台)使用tme和/或mktme来防止具有对机器的物理访问的攻击者读取存储器(例如，并窃取其中的任何机密信息)。在一个实施例中，使用aes-xts标准作为加密算法来提供期望的安全性。
40.在虚拟化场景中，本文中的某些实施例允许虚拟机监视器(vmm)或管理程序来管理对密钥的使用，以透明地支持(例如，传统的)操作系统而无需任何改变(例如，使得在此
类部署场景中mktme也可以被视为tme虚拟化)。在某些实施例中，使操作系统(os)能够在原生环境和虚拟化环境两者中附加地利用mktme能力。在某些实施例中，mktme对虚拟化环境中的每个宾客os可用，并且宾客os可以按照与原生os相同的方式利用mktme。
41.在某些实施例中，用户(例如，云安全性提供商)利用加密来进行对在其平台上运行的工作负荷(例如，其客户的)工作负荷的密码学隔离。本文中的某些实施例利用多密钥完全存储器加密(mktme)，该多密钥完全存储器加密通过允许将不同密钥用于不同工作负荷来向存储器中的工作负荷数据提供密码学隔离。
42.在联网(例如，云)环境中，可能要求在虚拟机(vm)上运行的用户(例如，其客户的)工作负荷在该联网(例如，云)环境中从一个机器(例如，计算机系统)被迁移到另一机器(例如，计算机系统)，例如以通过负载平衡来确保可用性和保证服务时间。在某些实施例中，实时(或基本上实时或人类感知上实时的)迁移允许虚拟机(vm)在仍运行的同时从一个主机(例如，计算机系统)被传输到另一主机(例如，计算机系统)(例如，对于vm的用户而言看起来几乎是无缝的)。在某些实施例中，实时迁移要求数据通过潜在地不安全的网络被发送。
43.在某些实施例中，服务器消息块(smb)协议使用高级加密标准(aes)扩展在将通过网络传输vm存储器之前对其进行加密。随后，在新的主机上，硬件处理器核(例如，cpu)再次被用于解密。利用此种解决方案，在某些实施例中，vm数据(例如，和vm代码)的加密和/或解密中涉及硬件处理器核(例如，cpu)，例如其中，发送方主机(vm从该发送方主机处被迁移)上的硬件处理器核(例如，cpu)对vm数据(例如，和vm代码)进行加密并且接收方主机在将vm数据(例如，和vm代码)存储在存储器并允许执行继续之前对其进行解密。
44.在某些实施例中，硬件处理器核(例如，中央处理单元(cpu))将执行加密，但这占用了宝贵的资源并增加了完成迁移的总体时间。具体地，对于实时迁移，在某些实施例中，存在在指定时间内完成迁移的要求以确保vm执行对终端用户而言看起来是未中断的要求，例如其中，这阻止了用户(例如，云提供商)在数据中心中实现安全服务器消息块(smb)或经加密的远程直接存储器访问(rdma)。在一个实施例中，smb使用rdma来操作，但禁用此模式下的加密。攻击者可以使用这些部署限制对计算机系统(例如，服务器)发起新颖的攻击。
45.在某些实施例中，由硬件处理器核(例如，cpu)进行的加密和/或解密是慢的并且阻碍可能正在硬件处理器核(例如，cpu)上运行的其他线程(诸如，正在被传输的vm)。这显著地影响提供实时迁移支持的能力，因为加密和解密所要求的等待时间可能是显著的。例如，对于核针对每个字花费大约一周期并且vm跨越多个千兆字节，这意味着完成迁移将花费数百万个周期，而本文中的某些实施例仅花费数千个周期的量级。在某些实施例中，使用分散/聚集直接存储器访问(dma)更进一步地改善了这一点。
46.为了避免此类严重的减速，针对实时迁移场景，某些用户完全禁用加密并传输未经加密的(例如，采用明文形式的)vm存储器。尽管这满足实时迁移的性能要求，但是它以安全性为代价。
47.本文中的实施例针对用于虚拟机的实时迁移的经加密的远程直接存储器访问(erdma)。本文中的实施例利用(例如，mktme)加密电路来进行虚拟机的实时迁移。本文中的实施例针对使用mktme的安全rdma架构(m-rdma)。本文中的实施例包括用于(例如，mktme)加密电路的新模式，例如，其用于改善经加密rdma支持的性能，最小化或消除支持此种技术对处理器核(例如，cpu)的负担，并允许广泛的部署。本文中的实施例被扩展用于信任域扩
102包括核_0 104，并且插槽_1 122包括核_0 124。核可以是任何硬件处理器核，例如，如图16b中的核1690的实例。尽管示出了多个核，但是每个插槽可以具有单个或任何多个核(例如，其中n是大于1的任何正整数)。每个插槽可以具有标识值，例如，“插槽id”。
53.计算机系统100包括(多个)控制/能力寄存器。在一个实施例中，插槽102的(多个)控制/能力寄存器106中的每个控制/能力寄存包括与插槽122的对应(多个)控制/能力寄存器126相同的数据。在一个实施例中，为计算机系统100利用(多个)控制/能力寄存器106的单个集合。下文参考图8-图9讨论示例控制/能力寄存器。在某些实施例中，控制/能力寄存器存储指示加密电路或其他组件的值的控制值和/或能力。例如，其中能力寄存器存储指示对应的加密电路能够实现的功能的(多个)值(例如，通过硬件初始化管理器存储142的执行来提供)。
54.存储器访问(例如，存储或加载)请求可由核生成，例如，存储器访问请求可由核104的执行电路108生成(例如，由指令的执行引起)，并且/或者存储器访问请求可由核124的执行电路128生成(例如，由指令的执行引起)。在某些实施例中，存储器访问请求由高速缓存(例如，插槽102的高速缓存112和/或插槽122的高速缓存132)服务。附加地或替代地(例如，对于高速缓存未命中)，存储器访问请求可由与高速缓存分开的存储器(例如，但不是盘驱动器)服务。
55.在某些实施例中，计算机系统100包括加密电路(例如，其利用如本文所公开的用于虚拟机的实时迁移的加密)。在一个实施例中，为计算机系统100的两个插槽102、122利用单个加密电路。在某些实施例中，加密电路包括用于将其设置为特定模式的控件，该特定模式例如，用于将加密电路114设置为特定模式(例如，如下文所讨论)的模式114a和用于将加密电路134设置为特定模式(例如，如下文所讨论)的模式134a。在某些实施例中，模式实现用于虚拟机经由网络从第一计算机系统到第二计算机系统的实时迁移的加密。
56.在某些实施例中，加密电路与处理器核分离，例如，作为受从处理器核发送的命令控制的卸载电路，例如，加密电路114与任何核分离并且加密电路134与任何核分离。插槽102的加密电路114可以从其核中的一个或多个核(例如，从执行电路108的地址生成单元110)接收存储器访问(例如，存储)请求，并且/或者插槽122的加密电路134可以从其核中的一个或多个核(例如，从执行电路128的地址生成单元130)接收存储器访问(例如，存储)请求。加密电路可以例如针对目的地地址和要加密的文本(例如，明文)(例如，以及密钥)的输入执行加密以生成密文(例如，经加密的数据)。然后，密文可以存储在存储中，例如，存储在存储器120和/或存储器140中。加密电路可以例如针对存储器加载请求执行解密操作。
57.在某些实施例中，计算机系统100包括存储器控制器电路。在一个实施例中，为计算机系统100的多个插槽利用单个存储器控制器电路。插槽102的存储器控制器电路116可以接收存储器访问请求的地址，例如，并且对于存储请求还接收要存储在该地址处的有效载荷数据(例如，密文)，并且然后例如经由一个或多个存储器总线118执行到存储器120中的相应访问。插槽122的存储器控制器电路136可以接收存储器访问请求的地址，例如，并且对于存储请求还接收要存储在该地址处的有效载荷数据(例如，密文)，并且然后例如经由一个或多个存储器总线138执行到存储器140中的相应访问。每个存储器控制器(mc)可以具有标识值，例如，“mc id”。存储器和/或(多个)存储器总线(例如，其存储器通道)可以具有标识值，例如，“通道id”。每个存储器设备(例如，非易失性存储器120b设备和非易失性存储
器140b设备)可以具有其自己的通道id。(例如，单个soc的)每个插槽可以具有标识值，例如，“插槽id”。在某些实施例中，存储器控制器116包括直接存储器访问引擎116a，例如用于执行到存储器120-0(或存储器120-1)中的存储器访问，和/或存储器控制器136包括直接存储器访问引擎136a，例如用于执行到存储器120-1(或存储器120-0)中的存储器访问。存储器可以是易失性存储器(例如，dram)、非易失性存储器(例如，非易失性dimm或非易失性dram)、和/或辅助(例如，外部)存储器(例如，无法由处理器直接访问)，例如，盘(或固态)驱动器(例如，图20中的存储单元2028)。
58.在某些实施例中，计算机系统100包括例如用于通过网络(例如，图1a中的网络101)传输数据的nic电路150。在某些实施例中，nic电路150包括例如用于对数据进行加密(和/或解密)的加密(和/或解密)电路152，但不具有执行加密(或解密)的插槽(例如，处理器管芯)的核和/或加密(或解密)电路。在其中nic电路是由与插槽(例如，处理器)不同的供应商(例如，制造商)提供的情况下，在某些实施例中，nic电路被视为插槽的供应商(例如，制造商)的安全性风险。在某些实施例中，由nic电路150执行的加密(和解密)被启用或禁用(例如，经由由插槽发送的请求)。在某些实施例中，nic电路150包括远程dma引擎154，例如用于发送数据(例如，vm数据和vm代码)以供经由网络将虚拟机从第一计算机系统实时迁移到第二计算机系统。
59.在一个实施例中，硬件初始化管理器(非暂态)存储142存储硬件初始化管理器固件(例如，或软件)。在一个实施例中，硬件初始化管理器(非暂态)存储142存储基本输入/输出系统(bios)固件。在另一实施例中，硬件初始化管理器(非暂态)存储142存储统一可扩展固件接口(uefi)固件。在某些(例如，由处理器的通电或重引导触发的)实施例中，计算机系统100(例如，核104)执行存储在硬件初始化管理器(非暂态)存储142中的硬件初始化管理器固件(例如，或软件)以对系统100进行初始化以用于操作，例如以开始执行操作系统(os)和/或初始化并且测试系统100的(例如，硬件)组件。
60.图2图示根据本公开的实施例的加密电路200(例如，被设置为特定模式201)的框图。本文中的加密电路可以是加密电路200的实例。在某些实施例中，加密电路200(例如，响应于加密请求，例如，加密数据以用于存储的请求)接收目的地地址(例如，地址“a”)(例如，明文208的目的地地址)的输入202。在某些实施例中，加密电路200还接收微调密钥的输入202，例如，并将其发送至微调电路204。微调电路204随后可对地址执行微调操作(例如，使用微调密钥202)，以生成结果微调值(例如，以供在解密中使用)。微调操作可以是根据加密标准(例如，根据aex-xts标准)的微调。在某些实施例中，微调电路204是加密引擎电路210的部分。
61.在某些实施例中，加密引擎电路210对明文的输入208(例如，以及来自微调电路214的微调值的输入和/或加密密钥的输入206)执行一个或多个加密操作(例如，根据加密标准)，以生成所得的密文的输出212。加密密钥206可以是根据加密标准的加密密钥(例如，aes加密密钥)。
62.加密电路200可以例如针对存储器加载请求执行解密操作。例如，在一个实施例中，处于解密模式的加密电路200(例如，响应于解密请求，例如，对来自存储的数据解密的请求)接收以下各项作为输入：(任选地)(例如，来自微调电路204的)微调值、加密密钥206和密文212，并且随后从中生成明文208。
63.本文中的某些实施例利用加密电路(例如，mktme电路)来进行数据在两个系统(例如，主机)之间的安全rdma传输。此种模式在系统中可以例如通过设置加密电路中的模式201来设置。一种新的模式为位置无关加密模式(例如，如下文所讨论)。另一种新的模式为基于软件供应的偏移的加密模式(例如，如下文所讨论)。模式(例如，以上两种模式中的任一种)通过对x86 mktme指令集架构(isa)的扩展来启用。更具体地，在某些实施例中，(多种)模式使用tme msr来枚举和激活，和/或由软件通过对平台配置(pconfig)指令的扩展来使用。在某些实施例中，pconfig指令(例如，当由核执行时)用于执行用于配置平台特征的功能，例如其中，寄存器(例如，eax)指示要调用的(例如，叶)功能，并且(多个)寄存器(例如，rbx/rcx/rdx)指示(例如，叶)特定目的。在某些实施例中，pconfig指令是封装范围的指令，例如，需要每物理封装被执行一次以配置期望的平台特征(例如，mktme特征)。
64.在某些实施例中，mktme加密电路维持不可被软件访问的、用于存储与每个密钥id(例如，针对对应经加密的存储器块/页的对应密钥id)相关联的信息(例如，密钥和加密模式)的内部密钥表(例如，其中密钥id被并入到物理地址中，例如，被并入在页表中，并且还被并入在诸如高速缓存和tlb之类的每一个其他存储位置中)。在一个实施例中，每个密钥id与三个加密模式中的一个相关联：(i)使用指定密钥的加密，(ii)根本不进行加密(例如，存储器将是明文的)，或者(iii)使用tme密钥进行加密。在某些实施例中，除非以其他方式由软件指定，否则mktme默认使用硬件生成的短时密钥，该短时密钥不可被软件或外部接口访问，例如并且，mktme还支持软件提供的密钥。
65.在某些实施例中，使用pconfig来编程用于mktme密钥id属性。
66.以下表1指示示例mktme密钥表。密钥id密钥加密模式(条目1)(条目1)(条目1)(条目2)(条目2)(条目2)
67.以下表2指示示例pconfig叶编码：
68.以下表3指示示例pconfig目标(例如，mktme加密电路)：
69.在位置无关加密模式的某些实施例中，vm数据(和vm代码)使用其中经加密的数据与其被存储所在的(例如，物理)地址无关例如并且该经加密的数据随后使用rdma被发送至接收方主机的模式被加密写出到迁移缓冲区，rdma将数据视为明文，但由于该数据已经使用加密而受保护，因此其在过渡时实际上是安全的。
70.在基于软件供应的偏移的加密模式的某些实施例中，软件供应的偏移被用于对数据进行加密，其中(例如，第二主机的)接收方管理程序与发送方管理程序共享用于vm数据(或vm代码)的位置和密钥，例如其中，在发送方主机上，vm数据(或vm代码)使用接收方机器的偏移和密钥被加密。例如，其中假定vm存储器为明文，则软件随后可以对经加密的vm存储器进行rdma。.
71.在一个实施例中，加密电路200根据加密标准(例如，aes-xts)操作，例如，当处于mktme模式时。在一个实施例中，aes-xts加密包括：1.t
←
aes(tweak_key,tweak)(t
←
aes(微调_密钥,微调))2.pp
←
p xor t3.cc
←
aes(data_key,pp)(cc
←
aes(数据_密钥,pp))4.c
←
cc xor t其中，aes是根据aes标准进行加密，p是要加密的明文，并且c是明文p的最终密文。例如，如参考图5所讨论，这可在某些模式下被修改。
72.为了确保跨存储器空间的空间唯一性，某些加密(和解密)过程利用系统物理地址来微调加密，例如，以确保相同的明文在被加密并存储在存储器中的不同物理位置处时得到不同的密文(例如，以抑制来自具有对机器的物理访问的攻击者的频率分析，这可能导致泄露明文)。
73.在某些实施例中，在(1.)中使用的微调是基于在其中要存储明文的(例如，物理)地址生成的，例如，以确保不同存储器位置处的相同数据不被加密为相同的密文(因此被称为微调)。在某些实施例中，依赖于位置的加密(例如，从安全性角度是必要的)在经由网络将虚拟机从第一计算机系统迁移到第二计算机系统时产生功能问题，并且由此位置无关加密被利用(例如，位置无关加密模式)。
74.图3是图示根据本公开的实施例的经由网络(例如，图1a中的网络101)将虚拟机从第一计算机系统(例如，主机)实时迁移到第二计算机系统(例如，主机)的方法的操作300的流程图。在某些实施例中，虚拟机(vm1)正在第一主机上从存储器120a向外执行，例如其中vm1包括存储器120a的一个或多个块(例如，vm代码块302和执行代码作用于其上的vm数据块304)。在某些实施例中，期望将vm1从第一计算机系统(并且由此，第一存储器120a)迁移(例如，实时迁移)到第二计算机系统(并且由此，第二存储器120b)。
75.在某些实施例中，利用(例如，mktme)加密电路(例如，图1b中的加密电路114)来提供密码学支持以对实时迁移进行加速。在某些实施例中，在(例如，实时)vm迁移期间，vm的存储器302、304被复制(例如，如由箭头(1)所示)到迁移缓冲区306(例如，逐页地复制)。在某些实施例中，第一主机的迁移缓冲区306利用传输密钥被映射以供写入。在某些实施例中，vm的存储器302、304(例如，页)(例如，利用传输密钥被加密并被存储到迁移缓冲区306中)随后利用rdma从迁移缓冲区306被复制(例如，如由箭头(2)所示)到新的主机。在某些实施例中，新的主机将经“传输密钥”加密的数据接收到其自身的迁移缓冲区308中，该迁移缓冲区308利用同一传输密钥被映射。在某些实施例中，新的主机随后可以将经加密的数据复制(例如，如由箭头(3)所示)复制到存储器120b中的期望位置，以在新的主机上启动vm。在某些实施例中，以此种方式映射这些页有效地使用现有mk-tme引擎从其当前密钥对vm的数据解密，利用传输密钥重新加密以通过网络发送，随后利用新的实时密钥在新的主机上进行重新加密。
76.图4是图示根据本公开的实施例的经由网络(例如，图1a中的网络101)将虚拟机从第一计算机系统(例如，主机400a)实时迁移到第二计算机系统(例如，主机400b)的方法的操作400的泳道图。
77.在某些实施例中，虚拟机正在第一主机400a上运行并且被设置为被迁移到第二主机400b。以下是用于将vm(例如，vm的单个页)复制到新的主机以使得新的主机能够从同一点执行vm的操作400的示例。在该示例中，第一主机400a(例如，主机400a的硬件处理器(例如，cpu 402a))用于向第二主机400b发送实时迁移要被执行的指示。在某些实施例中，第一操作子集包括(例如，如图3中的箭头(1)所示)：第一主机400a(例如，主机400a的硬件处理器(例如，cpu 402a)生成用于在主机之间共享的“传输”密码学密钥，将该“传输”密钥发送至第二主机，设置针对第一主机400a中的迁移缓冲区的密钥id以使用该“传输”密钥，主机400a执行dma(例如，通过存储器控制器电路416a)以将vm的存储器发送至第一主机400a中的迁移缓冲区，并且该dma将从先前使用的密钥对vm的存储器解密并利用传输密钥(或以上各项的任何组合)将数据重新加密到迁移缓冲区中。在某些实施例中，第二操作子集包括(例如，如图3中的箭头(2)所示)：设置第一主机400a与第二主机400b之间的数据传输将不利用进一步的加密(例如，第一主机400a的nic电路/rdma引擎的加密电路将不利用加密)(例如，在主机1和主机2的迁移缓冲区上设置no_encrypt(无_加密))，将缓冲区(例如，通过传输密钥加密并处于缓冲区中的数据)rdma至新的主机。在某些实施例中，因为no_encrypt被使用，因此将不对数据执行进一步的加密操作，例如，存储器中的数据已经被加密，因此数据在传输时将保持为经加密的。在某些实施例中，第二主机400b将会将所传输的数据存储到同样被加密的其迁移缓冲区中，这是因为在该步骤中没有解密操作被执行(例如，第二主机400b的nic电路/rdma的加密电路将不利用解密)。在某些实施例中，第三操作子集包括(例如，如图3中的箭头(3)所示)：第二主机400b(例如，主机400b的硬件处理器(例如，cpu 402b))设置加密密钥(例如，mktme电路中的密钥id)以针对主机400b中的迁移缓冲区来使用传输密钥，将经加密的数据dma(例如，通过存储器控制器电路416b)到用于新的vm的期望位置(例如，页)(例如，使用该vm的新的本地密钥)。在某些实施例中，由第二主机400b进行的此种dma将数据从传输密钥解密并利用vm的新的密钥进行重新加密。在某些实施例中，第二主机400b上的启用mktme的vm现在可以使用新的密钥在该新的主机上恢复操作。
位置(例如，地址)无关加密模式(例如，使用mktme电路)
78.在某些实施例中，存储器(例如，存储器的每个块)的加密使用其物理地址作为偏移。在某些实施例中，为了确保同一密文能够既能在主机1上又能在主机2上被解密，存储器必须被传输到相同的物理地址，例如其中，为了确保这一点发生，管理程序必须利用相同的主机物理地址(hpa)偏移来分配缓冲区，例如，这些缓冲区被用作迁移缓冲区。在某些实施例中，迁移缓冲区在引导时被分配，并且所有的管理程序均使用相同的偏移。尽管此种方案起作用，但其要求在引导时为迁移缓冲区取走存储器。如果在另一方面用于缓冲区的存储器并非在引导时被取得，则软件可能并非总是能够由于分段而在运行时释放处于相同位置的存储器。由此，尽管以上方案在某些实施例中起作用，但其可能引入人工限制。本文中的某些实施例利用地址无关加密模式来解决该限制。
79.在该模式的某些实施例中，软件将主机1和主机2上的迁移缓冲区设置成使用位置无关加密。例如，其中在主机1上，vm存储器读取利用vm的密钥被解密并使用地址无关加密被写入到迁移缓冲区。在该模式的某些实施例中，mktme引擎不使用物理地址作为微调，而替代地使用不具有微调的加密模式(诸如但不限于电子密码本(ecb)模式)直接利用传输密钥来对数据进行加密。在mktme硬件的某些实施例中，如图5中所图示，ecb模式通过对xts硬件的扩展来构建。
80.图5图示出根据本公开的实施例的用于将加密引擎电路改变至地址无关加密模式的加密过程500和超控(例如，迫使微调(t)为零)。图5图示出示例aes-xts加密过程，并且迫使t＝0的超控将模式改变至地址无关ecb模式。参见上文对aes-xts加密的讨论。
81.在该模式的某些实施例中，所有vm存储器中的相同数据将被加密为相同的密文，并且可能增加来自被动攻击者的频率分析的可能性。为了防止模式以密文出现，被传输的数据可以使用随机字符串(例如，“salt”)值来加密。salt值可以在主机1与主机2之间与先约定，并且可以在加密之前被混合到数据中(例如，与数据进行逻辑异或)，并在每一个(例如，16b)块边界上被递增。在接收端，主机2可以使用同一salt来检取明文。例如其中，在解密后，salt进行异或，以在明文存储在存储器中之前检取该明文。用于混合和移除salt的操作可以由mktme硬件来完成。注意，可以利用除异或之外的任何其他可逆函数将salt与明文组合。另外，还存在用于保护传送的数据的完整性的经认证加密模式。
82.在某些实施例中，当切换密钥id时，高速缓存可以使用不同的密钥id来保持对同一存储器位置的两个写入。因此，在某些实施例中，迁移缓冲区必须被分配在强不可高速缓存的存储器中。在其中固定的、强不可高速缓存的页是有限的实施例中，多个循环移位迁移缓冲区被分配，例如其中，当针对单个页的rdma完成时，缓冲区可以被重新用于传输另一页。在某些实施例中，这些循环移位缓冲区的数量与网速以及vm尺寸相对应，例如，由于具有过多缓冲区在网络缓慢的情况下会浪费空间，并且具有过少缓冲区可能由于缓冲区无法及时被释放用于传输更多的页而阻碍rdma。
83.作为一个示例，使用rdma要求核(例如，cpu)针对每一页(例如，4096字节)仅被调用一次，而在该示例中使用核对数据进行加密会引起核对于每个字花费大约一个周期，这意味着在不利用本文中的实施例的情况下，核(例如，cpu)在加密/解密期间多花费大约1000倍的周期。由于vm可能跨越多个千兆字节，因此在该示例中在使用核来对数据进行加密的情况下，这将花费数百万个周期来完成迁移，而在利用加密rdma的情况下，它仅花费数
千个周期的量级。在某些实施例中，使用分散/聚集dma更进一步地改善这一点。软件供应的偏移加密模式(例如，使用mktme电路)
84.在图3和图4中描绘的示例中，在接收方主机(例如，计算机系统)上利用迁移缓冲区。对mktme加密电路(例如，和对应的pconfig指令)的修改允许加密rdma传输跳过上文所讨论的第三操作子集(例如，如图3中箭头(3)所示)。更具体地，利用软件供应的偏移加密模式的某些实施例，数据可以使用主机2上的管理程序针对正在被迁移的vm所期望的密钥而被rdma到主机2上的正确的物理地址。在软件供应的偏移加密模式的某些实施例中，mktme加密电路接受用于使用软件供应的基址物理偏移的参数并使用该参数来对要被迁移的vm镜像进行加密。利用此种模式，接收方主机不必使用迁移缓冲区，而是替代地能够直接将存储器复制到期望的位置。
85.图6是图示根据本公开的实施例的、利用软件供应的偏移加密经由网络(例如，图1a中的网络101)将虚拟机从第一计算机系统(例如，主机)实时迁移到第二计算机系统(例如，主机)的方法的操作600的流程图。
86.在某些实施例中，虚拟机(vm1)正在第一主机上从存储器120a向外执行，例如，其中vm1包括存储器120a的一个或多个块(例如，vm代码块602和执行代码作用于其上的vm数据块604)。在某些实施例中，期望将vm1从第一计算机系统(并且由此，第一存储器120a)迁移(例如，实时迁移)到第二计算机系统(并且由此，第二存储器1220b)。
87.在某些实施例中，利用(例如，mktme)加密电路(例如，图1b中的加密电路114)来提供密码学支持以对实时迁移进行加速。在某些实施例中，在(例如，实时)vm迁移期间，vm的存储器602、604被复制(例如，如由箭头(1)所示)到迁移缓冲区606(例如，逐页地复制)。在某些实施例中，第一主机的迁移缓冲区606利用由第二主机发送的加密密钥被映射以供写入。在某些实施例中，vm的存储器602、604(例如，页)(例如，利用传输密钥被加密并被存储到迁移缓冲区606中)随后利用rdma从迁移缓冲区306被复制(例如，如由箭头(2)所示)到新的主机。相比于图3，图6中示出的示例不利用主机2中(例如，存储器120b中)的迁移缓冲区，例如并且，替代地将经加密的数据复制到期望之处以在新的主机上启动vm。
88.图7是图示根据本公开的实施例的、利用软件供应的偏移加密经由网络(例如，图1a中的网络101)将虚拟机从第一计算机系统(例如，主机700a)实时迁移到第二计算机系统(例如，主机700b)的方法的操作700的泳道图。
89.在某些实施例中，虚拟机正在第一主机700a上运行并且被设置为被迁移到第二主机700b。以下是用于将vm(例如，vm的单个页)复制到新的主机以使得新的主机能够从同一点执行vm的操作700的示例。在该示例中，第一主机700a(例如，主机700a的硬件处理器(例如，cpu 702a))用于向第二主机700b发送实时迁移要被执行的指示。在某些实施例中，第一操作子集包括(例如，如图6中的箭头(1)所示)：第二主机700b(例如，主机700b的硬件处理器(例如，cpu 702b))生成密码学密钥并将该密钥发送至第一主机700a(例如，主机2向主机1告知将被用于存储vm的密钥和/或存储器中的每个页的偏移)，第一主机700a设置用于迁移缓冲区的密钥id以使用由主机2给出的密钥(例如其中，该密钥id也与被复制的每个页的偏移一起被更新)，第一主机700a执行dma(例如，通过存储器控制器电路716a)以将vm的存储器发送至第一主机700a中的迁移缓冲区，以及该dma将从先前使用的密钥对mv的存储器解密并利用由第二主机700b提供的密钥(例如，和偏移)将数据重新加密到迁移缓冲区中。
在某些实施例中，第二操作子集包括(例如，如图6中的箭头(2)所示)：设置第一主机700a与第二主机700b之间的数据传输将不利用进一步的加密(例如，第一主机700a的nic电路/rdma引擎的加密电路将不利用加密)(例如，在主机1和主机2的迁移缓冲区上设置no_encrypt(无_加密))，将缓冲区(例如，通过来自主机2的密钥加密并处于缓冲区中的数据)rdma至新的主机。在某些实施例中，因为no_encrypt被使用，因此将不对数据执行进一步的加密操作，但是由于存储器中的数据已经被加密，因此数据在传输时将保持为经加密的。在某些实施例中，第二主机700b(例如，存储器控制器电路716b)将所传输的数据存储到第二主机700b的存储器120b中，例如，其中，该数据可以通过由第二主机700b提供的密钥来解密并且vm的执行可以恢复。在某些实施例中，这允许对偏移的控制，并且由此用于目的地存储器的布局允许任何分段。
90.在某些实施例中，在vm数据和代码被传输之后，主机2针对要使用的vm以基址偏移
‘0’
设置单个密钥id，例如，以允许vm利用经加密的存储器继续在新的主机上操作。
91.在某些实施例中，地址无关加密模式和基于软件供应的偏移的加密模式使用ia32_tme_capability(ia32_tme_能力)msr来枚举并使用ia32_tme_activate(ia32_tme_激活)msr来激活。这两个msr的示例格式在下文参考图8-图9来讨论。
92.图8图示根据本公开的实施例的指示加密电路的能力的型号(例如，机器)专用寄存器的示例格式800。例如，其中(例如，单个位的)字段802在被设置(例如，设置为1而不是0)时指示(例如，tme)加密电路支持地址无关加密模式。例如，其中(例如，单个位的)字段804在被设置(例如，设置为1而不是0)时指示(例如，tme)加密电路支持基于软件供应的偏移的加密模式。
93.图9图示根据本公开的实施例的用于控制加密电路的功能的型号(例如，机器)专用寄存器的示例格式900。例如，其中(例如，八位的)字段902在被设置(例如，被设置为某个值)时使得(例如，tme)加密电路使用特定的tme策略/加密算法，例如本文中针对地址无关加密模式和/或基于软件供应的偏移的加密模式所讨论。例如，其中(例如，十六位的)字段804在被设置(例如，设置为某个值)时将(例如，tme)加密电路置于地址无关加密模式或基于软件供应的偏移的加密模式。
94.在某些实施例中，由软件使用pconfig指令来启用(多个)新的模式。在一个实施例中，pconfig指令取得以下各项作为输入：密钥id信息连同要与密钥id一起在存储器结构(例如，mktme_key_program struct(mktme_密钥_编程结构))中使用的模式。对于软件供应偏移模式，除了适当地设置模式之外，在某些实施例中偏移还要被提供至mktme引擎。在某些实施例中，在偏移被提供并且模式被设置为软件供应的模式的情况下，mktme引擎将使用软件供应的偏移作为与传入请求的pa组合(例如，或者代替于pa)的微调。在图10中示出了用于支持软件供应的偏移模式的mktme_key_program_struct(mktme_密钥_编程_结构)。
95.图10图示根据本公开的实施例的、由软件用来管理与加密电路的密钥标识(例如，密钥id)值相关联的密钥的数据结构的示例格式1000。例如，其中密钥字段1002被添加以例如按有符号整数格式存储指示针对(例如，块)加密的软件供应的基址偏移的值。在某些实施例中，例如，mktme加密引擎存储该第三密钥字段1002连同另一密钥材料，以使得在加密/解密期间，该额外的密钥字段将被添加至hpa偏移，从而允许密钥模拟任何偏移而不论其在存储器中的真实偏移如何。
96.图11是图示根据本公开的实施例的利用加密电路处理存储器请求的方法的操作1100的流程框图。操作1100包括：在框1102处，在加密电路(例如，插槽的加密电路处而并非在nic处)接收存储器访问。操作1100进一步包括：在1104处，检查密钥id是否指示位置无关加密；并且如果是，则在1106处使用位置无关加密(例如，aes-ecb)；并且如果否，则在框1108处检查密钥id是否指示软件供应的偏移加密；并且如果是，则在1110处使用其中软件供应的偏移与物理地址组合(例如，相加)作为微调的加密；并且如果否，则在1112处使用其中物理地址作为微调的加密。
97.图12是根据本公开的实施例的经由网络将虚拟机从第一计算机系统实时迁移到第二计算机系统的方法的操作1200的流程框图。操作1200中的一些或全部(或本文中描述的其他过程、或变型、和/或其组合)在加密电路的控制之下被执行。操作1200包括：在框1202处，在第一计算机系统上执行虚拟机。操作1200进一步包括：在框1204处，将经由第一计算机系统的网络接口控制器电路将虚拟机从第一计算机系统实时迁移到第二计算机系统的指示从第一计算机系统发送至第二计算机系统。操作1200进一步包括：在框1206处，由第一计算机系统的硬件处理器中的加密电路利用加密密钥对来自第一计算机系统的存储器的虚拟机的代码和数据进行加密。操作1200进一步包括：在框1208处，由第一计算机系统的直接存储器访问引擎电路将虚拟机的经加密的代码和数据存储在第一计算机系统的存储器的迁移缓冲区内。操作1200进一步包括：在框1210处，经由网络接口控制器电路将虚拟机的经加密的代码和数据从迁移缓冲区发送至第二计算机系统。
98.下文详述可在上文中使用的示例性架构、系统等。下文详述可引起配置、解密、加密、读取(例如，以及解密)、和/或写入(例如，以及加密)的示例性指令格式。
99.可以根据下列示例来描述所公开的技术的至少一些实施例：示例1。一种装置，包括：加密电路，该加密电路在第一计算机系统的硬件处理器中，该加密电路用于对数据进行加密；第一计算机系统的存储器控制器电路，该存储器控制器电路包括用于耦合至网络接口控制器电路的端口；第一计算机系统的直接存储器访问引擎电路，该直接存储器访问引擎电路用于访问第一计算机系统中的存储器；以及硬件处理器，该硬件处理器用于针对执行经由网络接口控制器电路将虚拟机从第一计算机系统实时迁移到第二计算机系统的请求而进行以下步骤：由硬件处理器的加密电路利用加密密钥对来自存储器的虚拟机的代码和数据进行加密，由直接存储器访问引擎电路将虚拟机的经加密的代码和数据存储在第一计算机系统的存储器的迁移缓冲区内，以及使得网络接口控制器电路经由网络接口控制器电路将虚拟机的经加密的代码和数据从迁移缓冲区发送至第二计算机系统。示例2。如示例1所述的装置，其中，硬件处理器用于使得网络接口控制器电路在不执行附加加密的情况下经由网络接口控制器电路将虚拟机的经加密的代码和数据从迁移
缓冲区发送至第二计算机系统。示例3。如示例1所述的装置，其中，硬件处理器用于使得网络接口控制器电路经由该网络接口控制器电路的远程直接存储器访问引擎电路将虚拟机的经加密的代码和数据从迁移缓冲区发送至第二计算机系统。示例4。如示例1所述的装置，其中，加密电路与第一计算机系统的任何硬件处理器核分开。示例5。如示例1所述的装置，其中，硬件处理器在处于地址无关加密模式时用于使加密电路对来自存储器的虚拟机的代码和数据执行地址无关的加密。示例6。如示例1所述的装置，其中，硬件处理器在处于依赖于地址加密模式时用于使加密电路对来自存储器的虚拟机的代码和数据执行依赖于地址的加密。示例7。如示例1所述的装置，其中，硬件处理器中的加密电路用于利用从第二计算机系统提供的偏移并利用加密密钥来对来自存储器的虚拟机的代码和数据进行加密。示例8。如示例1所述的装置，其中，硬件处理器中的加密电路用于利用从第二计算机系统提供的加密密钥来对来自存储器的虚拟机的代码和数据进行加密。示例9。一种方法，包括：在第一计算机系统上执行虚拟机；将经由第一计算机系统的网络接口控制器电路将虚拟机从第一计算机系统实时迁移到第二计算机系统的指示从第一计算机系统发送至第二计算机系统；由第一计算机系统的硬件处理器中的加密电路利用加密密钥对来自第一计算机系统的存储器的虚拟机的代码和数据进行加密；由第一计算机系统的直接存储器访问引擎电路将虚拟机的经加密的代码和数据存储在第一计算机系统的存储器的迁移缓冲区内；以及经由网络接口控制器电路将虚拟机的经加密的代码和数据从迁移缓冲区发送至第二计算机系统。示例10。如示例9所述的方法，其中，经由网络接口控制器将虚拟机的经加密的代码和数据从迁移缓冲区发送至第二计算机系统是在网络接口控制器电路不执行附加加密的情况下进行的。示例11。如示例9所述的方法，其中，将虚拟机的经加密的代码和数据从迁移缓冲区发送至第二计算机系统是经由网络接口控制器电路的远程直接存储器访问引擎电路进行的。示例12。如示例9所述的方法，其中，加密电路与第一计算机系统的任何硬件处理器核分开。示例13。如示例9所述的方法，其中，当硬件处理器中的加密电路被设置为地址无关加密模式时，加密是对来自存储器的虚拟机的代码和数据的地址无关的加密。示例14。如示例9所述的方法，其中，当硬件处理器中的加密电路被设置为依赖于地址加密模式时，加密是对来自存储器的虚拟机的代码和数据的依赖于地址的加密。示例15。如示例9所述的方法，其中，加密是利用从第二计算机系统提供的偏移进行的。示例16。如示例9所述的方法，其中，加密是利用从第二计算机系统提供的加密密
钥进行的。示例17。一种非暂态机器可读介质，存储有程序代码，该程序代码在由机器执行时使该机器执行包括以下步骤的方法：在第一计算机系统上执行虚拟机；将经由第一计算机系统的网络接口控制器电路将虚拟机从第一计算机系统实时迁移到第二计算机系统的指示从第一计算机系统发送至第二计算机系统；由第一计算机系统的硬件处理器中的加密电路利用加密密钥对来自第一计算机系统的存储器的虚拟机的代码和数据进行加密；由第一计算机系统的直接存储器访问引擎电路将虚拟机的经加密的代码和数据存储在第一计算机系统的存储器的迁移缓冲区内；以及经由网络接口控制器电路将虚拟机的经加密的代码和数据从迁移缓冲区发送至第二计算机系统。示例18。如示例17所述的非暂态机器可读介质，其中，经由网络接口控制器电路将虚拟机的经加密的代码和数据从迁移缓冲区发送至第二计算机系统是在网络接口控制器电路不执行附加加密的情况下进行的。示例19。如示例17所述的非暂态机器可读介质，其中，将虚拟机的经加密的代码和数据从迁移缓冲区发送至第二计算机系统是经由网络接口控制器电路的远程直接存储器访问引擎电路进行的。示例20。如示例17所述的非暂态机器可读介质，其中，加密电路与第一计算机系统的任何硬件处理器核分开。示例21。如示例17所述的非暂态机器可读介质，其中，当硬件处理器中的加密电路被设置为地址无关加密模式时，加密是对来自存储器的虚拟机的代码和数据的地址无关的加密。示例22。如示例17所述的非暂态机器可读介质，其中，当硬件处理器中的加密电路被设置为依赖于地址加密模式时，加密是对来自存储器的虚拟机的代码和数据的依赖于地址的加密。示例23。如示例17所述的非暂态机器可读介质，其中，加密是利用从第二计算机系统提供的偏移进行的。示例24。如示例17所述的非暂态机器可读介质，其中，加密是利用从第二计算机系统提供的加密密钥进行的。
100.在又一实施例中，一种装置包括数据存储设备，该数据存储设备存储代码，该代码在由硬件处理器执行时使得该硬件处理器执行本文中所公开的任何方法。装置可如在具体实施方式中所描述。方法可如在具体实施方式中所描述。
101.指令集可包括一种或多种指令格式。给定的指令格式可定义各种字段(例如，位的数量、位的位置)以指定将要执行的操作(例如，操作码)以及将对其执行该操作的(多个)操作数和/或(多个)其他数据字段(例如，掩码)，等等。通过指令模板(或子格式)的定义来进一步分解一些指令格式。例如，可将给定指令格式的指令模板定义为具有该指令格式的字段(所包括的字段通常按照相同顺序，但是至少一些字段具有不同的位的位置，因为较少的字段被包括)的不同子集，和/或定义为具有以不同方式进行解释的给定字段。由此，isa的
每一条指令使用给定的指令格式(并且如果经定义，则按照该指令格式的指令模板中的给定的一个指令模板)来表达，并包括用于指定操作和操作数的字段。例如，示例性add(加法)指令具有特定的操作码和指令格式，该特定的指令格式包括用于指定该操作码的操作码字段和用于选择操作数(源1/目的地以及源2)的操作数字段；并且该add指令在指令流中出现将使得在操作数字段中具有选择特定操作数的特定的内容。已经推出和/或发布了被称为高级向量扩展(avx)(avx1和avx2)和利用向量扩展(vex)编码方案的simd扩展集(参见例如2018年11月的64和ia-32架构软件开发者手册；并且参见2018年10月的架构指令集扩展编程参考)。示例性指令格式
102.本文中所描述的(多条)指令的实施例能以不同的格式体现。另外，在下文中详述示例性系统、架构和流水线。(多条)指令的实施例可在此类系统、架构和流水线上执行，但是不限于详述的那些系统、架构和流水线。通用向量友好指令格式
103.向量友好指令格式是适于向量指令(例如，存在专用于向量操作的特定字段)的指令格式。尽管描述了其中通过向量友好指令格式支持向量和标量操作两者的实施例，但是替代实施例仅使用通过向量友好指令格式的向量操作。
104.图13a-图13b是图示根据本公开的实施例的通用向量友好指令格式及其指令模板的框图。图13a是图示根据本公开的实施例的通用向量友好指令格式及其a类指令模板的框图；而图13b是图示根据本公开的实施例的通用向量友好指令格式及其b类指令模板的框图。具体地，针对通用向量友好指令格式1300定义a类和b类指令模板，这两者都包括无存储器访问1305的指令模板和存储器访问1320的指令模板。在向量友好指令格式的上下文中的术语“通用”是指不束缚于任何特定指令集的指令格式。
105.尽管将描述其中向量友好指令格式支持以下情况的本公开的实施例：64字节向量操作数长度(或尺寸)与32位(4字节)或64位(8字节)数据元素宽度(或尺寸)(并且由此，64字节向量由16个双字尺寸的元素组成，或者替代地由8个四字尺寸的元素组成)；64字节向量操作数长度(或尺寸)与16位(2字节)或8位(1字节)数据元素宽度(或尺寸)；32字节向量操作数长度(或尺寸)与32位(4字节)、64位(8字节)、16位(2字节)或8位(1字节)数据元素宽度(或尺寸)；以及16字节向量操作数长度(或尺寸)与32位(4字节)、64位(8字节)、16位(2字节)、或8位(1字节)数据元素宽度(或尺寸)；但是替代实施例可支持更大、更小和/或不同的向量操作数尺寸(例如，256字节向量操作数)与更大、更小或不同的数据元素宽度(例如，128位(16字节)数据元素宽度)。
106.图13a中的a类指令模板包括：1)在无存储器访问1305的指令模板内，示出无存储器访问的完全舍入控制型操作1310的指令模板、以及无存储器访问的数据变换型操作1315的指令模板；以及2)在存储器访问1320的指令模板内，示出存储器访问的时效性1325的指令模板和存储器访问的非时效性1330的指令模板。图13b中的b类指令模板包括：1)在无存储器访问1305的指令模板内，示出无存储器访问的写掩码控制的部分舍入控制型操作1312的指令模板以及无存储器访问的写掩码控制的vsize型操作1317的指令模板；以及2)在存储器访问1320的指令模板内，示出存储器访问的写掩码控制1327的指令模板。
107.通用向量友好指令格式1300包括以下列出的按照在图13a-13b中图示的顺序的如
下字段。
108.格式字段1340——该字段中的特定值(指令格式标识符值)唯一地标识向量友好指令格式，并且由此标识指令在指令流中以向量友好指令格式出现。由此，该字段对于仅具有通用向量友好指令格式的指令集是不需要的，在这个意义上该字段是任选的。
109.基础操作字段1342——其内容区分不同的基础操作。
110.寄存器索引字段1344——其内容直接或者通过地址生成来指定源或目的地操作数在寄存器中或者在存储器中的位置。这些字段包括足够数量的位以从pxq(例如，32x512、16x128、32x1024、64x1024)寄存器堆中选择n个寄存器。尽管在一个实施例中n可多达三个源寄存器和一个目的地寄存器，但是替代实施例可支持更多或更少的源和目的地寄存器(例如，可支持多达两个源，其中这些源中的一个源还用作目的地；可支持多达三个源，其中这些源中的一个源还用作目的地；可支持多达两个源和一个目的地)。
111.修饰符(modifier)字段1346——其内容将指定存储器访问的以通用向量指令格式出现的指令与不指定存储器访问的以通用向量指令格式出现的指令区分开；即在无存储器访问1305的指令模板与存储器访问1320的指令模板之间进行区分。存储器访问操作读取和/或写入到存储器层次(在一些情况下，使用寄存器中的值来指定源和/或目的地地址)，而非存储器访问操作不这样(例如，源和/或目的地是寄存器)。尽管在一个实施例中，该字段还在三种不同的方式之间选择以执行存储器地址计算，但是替代实施例可支持更多、更少或不同的方式来执行存储器地址计算。
112.扩充操作字段1350——其内容区分除基础操作以外还要执行各种不同操作中的哪一个操作。该字段是针对上下文的。在本公开的一个实施例中，该字段被分成类字段1368、α字段1352和β字段1354。扩充操作字段1350允许在单条指令而非2条、3条或4条指令中执行多组共同的操作。
113.比例字段1360——其内容允许用于存储器地址生成(例如，用于使用(2
比例
*索引+基址)的地址生成)的索引字段的内容的按比例缩放。
114.位移字段1362a——其内容用作存储器地址生成的一部分(例如，用于使用(2
比例
*索引+基址+位移)的地址生成)。
115.位移因数字段1362b(注意，位移字段1362a直接在位移因数字段1362b上的并置指示使用一个或另一个)——其内容用作地址生成的一部分；它指定将按比例缩放存储器访问的尺寸(n)的位移因数——其中n是存储器访问中的字节数量(例如，用于使用(2
比例
*索引+基址+按比例缩放的位移)的地址生成)。忽略冗余的低阶位，并且因此将位移因数字段的内容乘以存储器操作数总尺寸(n)以生成将在计算有效地址中使用的最终位移。n的值由处理器硬件在运行时基于完整操作码字段1374(稍后在本文中描述)和数据操纵字段1354c确定。位移字段1362a和位移因数字段1362b不用于无存储器访问1305的指令模板和/或不同的实施例可实现这两者中的仅一个或不实现这两者中的任一个，在这个意义上，位移字段1362a和位移因数字段1362b是任选的。
116.数据元素宽度字段1364——其内容区分将使用多个数据元素宽度中的哪一个(在一些实施例中用于所有指令；在其他实施例中只用于指令中的一些指令)。如果支持仅一个数据元素宽度和/或使用操作码的某一方面来支持数据元素宽度，则该字段是不需要的，在这个意义上，该字段是任选的。
117.写掩码字段1370——其内容逐数据元素位置地控制目的地向量操作数中的数据元素位置是否反映基础操作和扩充操作的结果。a类指令模板支持合并-写掩码，而b类指令模板支持合并-写掩码和归零-写掩码两者。当合并时，向量掩码允许在执行(由基础操作和扩充操作指定的)任何操作期间保护目的地中的任何元素集免于更新；在另一实施例中，保持其中对应掩码位具有0的目的地的每一元素的旧值。相反，当归零时，向量掩码允许在执行(由基础操作和扩充操作指定的)任何操作期间使目的地中的任何元素集归零；在一个实施例中，目的地的元素在对应掩码位具有0值时被设为0。该功能的子集是控制正被执行的操作的向量长度的能力(即，从第一个到最后一个正被修改的元素的跨度)，然而，被修改的元素不一定要是连续的。由此，写掩码字段1370允许部分向量操作，这包括加载、存储、算术、逻辑等。尽管描述了其中写掩码字段1370的内容选择了多个写掩码寄存器中的包含要使用的写掩码的一个写掩码寄存器(并且由此，写掩码字段1370的内容间接地标识要执行的掩码)的本公开的实施例，但是替代实施例替代地或附加地允许掩码写字段1370的内容直接指定要执行的掩码。
118.立即数字段1372——其内容允许对立即数的指定。该字段在实现不支持立即数的通用向量友好格式中不存在且在不使用立即数的指令中不存在，在这个意义上，该字段是任选的。
119.类字段1368——其内容在不同类的指令之间进行区分。参考图13a-图13b，该字段的内容在a类和b类指令之间进行选择。在图13a-图13b中，圆角方形用于指示特定的值存在于字段中(例如，在图13a-图13b中分别用于类字段1368的a类1368a和b类1368b)。a类指令模板
120.在a类非存储器访问1305的指令模板的情况下，α字段1352被解释为其内容区分要执行不同扩充操作类型中的哪一种(例如，针对无存储器访问的舍入型操作1310和无存储器访问的数据变换型操作1315的指令模板分别指定舍入1352a.1和数据变换1352a.2)的rs字段1352a，而β字段1354区分要执行所指定类型的操作中的哪一种。在无存储器访问1305的指令模板中，比例字段1360、位移字段1362a和位移比例字段1362b不存在。无存储器访问的指令模板——完全舍入控制型操作
121.在无存储器访问的完全舍入控制型操作1310的指令模板中，β字段1354被解释为其(多个)内容提供静态舍入的舍入控制字段1354a。尽管在本公开的所述实施例中舍入控制字段1354a包括抑制所有浮点异常(sae)字段1356和舍入操作控制字段1358，但是替代实施例可支持这两个概念，可将这两个概念编码为同一字段，或仅具有这些概念/字段中的一个或另一个(例如，可仅具有舍入操作控制字段1358)。
122.sae字段1356——其内容区分是否禁用异常事件报告；当sae字段1356的内容指示启用抑制时，给定的指令不报告任何种类的浮点异常标志，并且不唤起任何浮点异常处置程序。
123.舍入操作控制字段1358——其内容区分要执行一组舍入操作中的哪一个(例如，向上舍入、向下舍入、向零舍入以及就近舍入)。由此，舍入操作控制字段1358允许逐指令地改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的本公开的一个实施例中，舍入操作控制字段1350的内容覆盖(override)该寄存器值。无存储器访问的指令模板－数据变换型操作
124.在无存储器访问的数据变换型操作1315的指令模板中，β字段1354被解释为数据变换字段1354b，其内容区分要执行多个数据变换中的哪一个(例如，无数据变换、混合、广播)。
125.在a类存储器访问1320的指令模板的情况下，α字段1352被解释为驱逐提示字段1352b，其内容区分要使用驱逐提示中的哪一个(在图13a中，对于存储器访问时效性1325的指令模板和存储器访问非时效性1330的指令模板分别指定时效性的1352b.1和非时效性的1352b.2)，而β字段1354被解释为数据操纵字段1354c，其内容区分要执行多个数据操纵操作(也称为基元(primitive))中的哪一个(例如，无操纵、广播、源的向上转换以及目的地的向下转换)。存储器访问1320的指令模板包括比例字段1360，并任选地包括位移字段1362a或位移比例字段1362b。
126.向量存储器指令使用转换支持来执行来自存储器的向量加载以及向存储器的向量存储。如同寻常的向量指令，向量存储器指令以数据元素式的方式从/向存储器传输数据，其中实际被传输的元素由被选为写掩码的向量掩码的内容规定。存储器访问的指令模板——时效性的
127.时效性的数据是可能足够快地被重新使用以从高速缓存操作受益的数据。然而，这是提示，并且不同的处理器能以不同的方式实现它，包括完全忽略该提示。存储器访问的指令模板——非时效性的
128.非时效性的数据是不太可能足够快地被重新使用以从第一级高速缓存中的高速缓存操作受益且应当被给予驱逐优先级的数据。然而，这是提示，并且不同的处理器能以不同的方式实现它，包括完全忽略该提示。b类指令模板
129.在b类指令模板的情况下，α字段1352被解释为写掩码控制(z)字段1352c，其内容区分由写掩码字段1370控制的写掩码应当是合并还是归零。
130.在b类非存储器访问1305的指令模板的情况下，β字段1354的一部分被解释为rl字段1357a，其内容区分要执行不同扩充操作类型中的哪一种(例如，针对无存储器访问的写掩码控制部分舍入控制类型操作1312的指令模板和无存储器访问的写掩码控制vsize型操作1317的指令模板分别指定舍入1357a.1和向量长度(vsize)1357a.2)，而β字段1354的其余部分区分要执行所指定类型的操作中的哪一种。在无存储器访问1305的指令模板中，比例字段1360、位移字段1362a和位移比例字段1362b不存在。
131.在无存储器访问的写掩码控制部分舍入控制型操作1310的指令模板中，β字段1354的其余部分被解释为舍入操作字段1359a，并且禁用异常事件报告(给定的指令不报告任何种类的浮点异常标志，并且不唤起任何浮点异常处置程序)。
132.舍入操作控制字段1359a——正如舍入操作控制字段1358，其内容区分要执行一组舍入操作中的哪一个(例如，向上舍入、向下舍入、向零舍入以及就近舍入)。由此，舍入操作控制字段1359a允许逐指令地改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的本公开的一个实施例中，舍入操作控制字段1350的内容覆盖该寄存器值。
133.在无存储器访问的写掩码控制vsize型操作1317的指令模板中，β字段1354的其余部分被解释为向量长度字段1359b，其内容区分要执行多个数据向量长度中的哪一个(例如，128字节、256字节或512字节)。
134.在b类存储器访问1320的指令模板的情况下，β字段1354的一部分被解释为广播字段1357b，其内容区分是否要执行广播型数据操纵操作，而β字段1354的其余部分被解释为向量长度字段1359b。存储器访问1320的指令模板包括比例字段1360，并任选地包括位移字段1362a或位移比例字段1362b。
135.针对通用向量友好指令格式1300，示出完整操作码字段1374包括格式字段1340、基础操作字段1342和数据元素宽度字段1364。尽管示出了其中完整操作码字段1374包括所有这些字段的一个实施例，但是在不支持所有这些字段的实施例中，完整操作码字段1374包括少于所有的这些字段。完整操作码字段1374提供操作代码(操作码)。
136.扩充操作字段1350、数据元素宽度字段1364和写掩码字段1370允许逐指令地以通用向量友好指令格式指定这些特征。
137.写掩码字段和数据元素宽度字段的组合创建各种类型的指令，因为这些指令允许基于不同的数据元素宽度应用该掩码。
138.在a类和b类内出现的各种指令模板在不同的情形下是有益的。在本公开的一些实施例中，不同处理器或处理器内的不同核可支持仅a类、仅b类、或者可支持这两类。举例而言，旨在用于通用计算的高性能通用乱序核可仅支持b类，旨在主要用于图形和/或科学(吞吐量)计算的核可仅支持a类，并且旨在用于通用计算和图形和/或科学(吞吐量)计算两者的核可支持a类和b类两者(当然，具有来自这两类的模板和指令的一些混合、但是并非来自这两类的所有模板和指令的核在本公开的范围内)。同样，单个处理器可包括多个核，这多个核全部都支持相同的类，或者其中不同的核支持不同的类。举例而言，在具有单独的图形核和通用核的处理器中，图形核中的旨在主要用于图形和/或科学计算的一个核可仅支持a类，而通用核中的一个或多个可以是具有旨在用于通用计算的仅支持b类的乱序执行和寄存器重命名的高性能通用核。不具有单独的图形核的另一处理器可包括既支持a类又支持b类的一个或多个通用有序或乱序核。当然，在本公开的不同实施例中，来自一类的特征也可在其他类中实现。将使以高级语言编写的程序成为(例如，及时编译或静态编译)各种不同的可执行形式，这些可执行形式包括：1)仅具有由用于执行的目标处理器支持的(多个)类的指令的形式；或者2)具有替代例程并具有控制流代码的形式，该替代例程使用所有类的指令的不同组合来编写，该控制流代码选择这些例程以基于由当前正在执行代码的处理器支持的指令来执行。示例性专用向量友好指令格式
139.图14a是图示根据本公开的实施例的示例性专用向量友好指令格式的框图。图14a示出专用向量友好指令格式1400，其指定各字段的位置、尺寸、解释和次序、以及那些字段中的一些字段的值，在这个意义上，该专用向量友好指令格式1400是专用的。专用向量友好指令格式1400可用于扩展x86指令集，并且由此字段中的一些字段与如在现有的x86指令集及其扩展(例如，avx)中所使用的那些字段类似或相同。该格式保持与具有扩展的现有x86指令集的前缀编码字段、实操作码字节字段、mod r/m字段、sib字段、位移字段和立即数字段一致。图示来自图13a-图13b的字段，来自图14a的字段映射到来自图13a-图13b的字段。
140.应当理解，虽然出于说明的目的在通用向量友好指令格式1300的上下文中参考专用向量友好指令格式1400描述了本公开的实施例，但是本公开不限于专用向量友好指令格式1400，除非另有声明。例如，通用向量友好指令格式1300构想了各种字段的各种可能的尺
寸，而专用向量友好指令格式1400示出为具有特定尺寸的字段。作为具体示例，尽管在专用向量友好指令格式1400中数据元素宽度字段1364被图示为一位字段，但是本公开不限于此(即，通用向量友好指令格式1300构想数据元素宽度字段1364的其他尺寸)。
141.通用向量友好指令格式1300包括以下列出的按照图14a中图示的顺序的如下字段。
142.evex前缀(字节0-3)1402——以四字节形式进行编码。
143.格式字段1340(evex字节0，位[7:0])——第一字节(evex字节0)是格式字段1340，并且它包含0x62(在本公开的一个实施例中，为用于区分向量友好指令格式的唯一值)。
[0144]
第二－第四字节(evex字节1-3)包括提供专用能力的多个位字段。
[0145]
rex字段1405(evex字节1，位[7-5])——由evex.r位字段(evex字节1，位[7]
–
r)、evex.x位字段(evex字节1，位[6]
–
x)以及(1357bex字节1，位[5]
–
b)组成。evex.r、evex.x和evex.b位字段提供与对应的vex位字段相同的功能，并且使用1补码的形式进行编码，即zmm0被编码为1111b，zmm15被编码为0000b。这些指令的其他字段对如在本领域中已知的寄存器索引的较低三个位(rrr、xxx和bbb)进行编码，由此可通过对evex.r、evex.x和evex.b相加来形成rrrr、xxxx和bbbb。
[0146]
rex’字段1310——这是rex’字段1310的第一部分，并且是用于对扩展的32个寄存器集合的较高16个或较低16个寄存器进行编码的evex.r’位字段(evex字节1，位[4]
–
r’)。在本公开的一个实施例中，该位与以下指示的其他位一起以位反转的格式存储以(在公知x86的32位模式下)与bound指令进行区分，该bound指令的实操作码字节是62，但是在mod r/m字段(在下文中描述)中不接受mod字段中的值11；本公开的替代实施例不以反转的格式存储该指示的位以及以下其他指示的位。值1用于对较低16个寄存器进行编码。换句话说，通过组合evex.r’、evex.r以及来自其他字段的其他rrr来形成r’rrrr。
[0147]
操作码映射字段1415(evex字节1，位[3:0]
–
mmmm)——其内容对隐含的前导操作码字节(0f、0f 38或0f 3)进行编码。
[0148]
数据元素宽度字段1364(evex字节2，位[7]
–
w)——由记号evex.w表示。evex.w用于定义数据类型(32位数据元素或64位数据元素)的粒度(尺寸)。
[0149]
evex.vvvv 1420(evex字节2，位[6:3]-vvvv)——evex.vvvv的作用可包括如下：1)evex.vvvv对以反转(1补码)形式指定的第一源寄存器操作数进行编码，并且对具有两个或更多个源操作数的指令有效；2)evex.vvvv对针对特定向量位移以1补码的形式指定的目的地寄存器操作数进行编码；或者3)evex.vvvv不对任何操作数进行编码，该字段被预留，并且应当包含1111b。由此，evex.vvvv字段1420对以反转(1补码)的形式存储的第一源寄存器指定符的4个低阶位进行编码。取决于该指令，额外不同的evex位字段用于将指定符尺寸扩展到32个寄存器。
[0150]
evex.u 1368类字段(evex字节2，位[2]-u)——如果evex.u＝0，则它指示a类或evex.u0；如果evex.u＝1，则它指示b类或evex.u1。
[0151]
前缀编码字段1425(evex字节2，位[1:0]-pp)——提供了用于基础操作字段的附加位。除了对以evex前缀格式的传统sse指令提供支持以外，这也具有压缩simd前缀的益处(evex前缀仅需要2位，而不是需要字节来表达simd前缀)。在一个实施例中，为了支持使用以传统格式和以evex前缀格式两者的simd前缀(66h、f2h、f3h)的传统sse指令，将这些传统
simd前缀编码成simd前缀编码字段；并且在运行时在被提供给解码器的pla之前被扩展成传统simd前缀(因此，在无需修改的情况下，pla既可执行传统格式的这些传统指令又可执行evex格式的这些传统指令)。虽然较新的指令可将evex前缀编码字段的内容直接用作操作码扩展，但是为了一致性，特定实施例以类似的方式扩展，但允许由这些传统simd前缀指定的不同含义。替代实施例可重新设计pla以支持2位simd前缀编码，并且由此不需要扩展。
[0152]
α字段1352(evex字节3，位[7]
–
eh，也称为evex.eh、evex.rs、evex.rl、evex.写掩码控制、以及evex.n；也以α图示)——如先前所述，该字段是针对上下文的。
[0153]
β字段1354(evex字节3，位[6:4]-sss，也称为evex.s
2-0
、evex.r
2-0
、evex.rr1、evex.ll0、evex.llb，还以βββ图示)——如前所述，此字段是针对上下文的。
[0154]
rex’字段1310——这是rex’字段的其余部分，并且是可用于对扩展的32个寄存器集合的较高16个或较低16个寄存器进行编码的evex.v’位字段(evex字节3，位[3]
–v’
)。该位以位反转的格式存储。值1用于对较低16个寄存器进行编码。换句话说，通过组合evex.v’、evex.vvvv来形成v’vvvv。
[0155]
写掩码字段1370(evex字节3，位[2:0]-kkk)——其内容指定写掩码寄存器中的寄存器的索引，如先前所述。在本公开的一个实施例中，特定值evex.kkk＝000具有暗示没有写掩码用于特定指令的特殊行为(这能以各种方式实现，包括使用硬连线到所有对象的写掩码或绕过掩码硬件的硬件来实现)。
[0156]
实操作码字段1430(字节4)还被称为操作码字节。操作码的一部分在该字段中被指定。
[0157]
mod r/m字段1440(字节5)包括mod字段1442、reg字段1444和r/m字段1446。如先前所述的，mod字段1442的内容将存储器访问操作和非存储器访问操作区分开。reg字段1444的作用可被归结为两种情形：对目的地寄存器操作数或源寄存器操作数进行编码；或者被视为操作码扩展，并且不用于对任何指令操作数进行编码。r/m字段1446的作用可包括如下：对引用存储器地址的指令操作数进行编码；或者对目的地寄存器操作数或源寄存器操作数进行编码。
[0158]
比例、索引、基址(sib)字节(字节6)——如先前所述的，比例字段1350的内容用于存储器地址生成。sib.xxx 1454和sib.bbb 1456——先前已经针对寄存器索引xxxx和bbbb提及了这些字段的内容。
[0159]
位移字段1362a(字节7-10)——当mod字段1442包含10时，字节7-10是位移字段1362a，并且它与传统32位位移(disp32)一样地工作，并且以字节粒度工作。
[0160]
位移因数字段1362b(字节7)——当mod字段1442包含01时，字节7是位移因数字段1362b。该字段的位置与以字节粒度工作的传统x86指令集8位位移(disp8)的位置相同。由于disp8是符号扩展的，因此它仅能在-128和127字节偏移之间寻址；在64字节高速缓存行的方面，disp8使用可被设为仅四个真正有用的值-128、-64、0和64的8位；由于常常需要更大的范围，所以使用disp32；然而，disp32需要4个字节。与disp8和disp32对比，位移因数字段1362b是disp8的重新解释；当使用位移因数字段1362b时，通过将位移因数字段的内容乘以存储器操作数访问的尺寸(n)来确定实际位移。该类型的位移被称为disp8*n。这减小了平均指令长度(单个字节用于位移，但具有大得多的范围)。此类经压缩的位移基于有效位移是存储器访问的粒度的倍数的假设，并且由此地址偏移的冗余低阶位不需要被编码。换
句话说，位移因数字段1362b替代传统x86指令集8位位移。由此，位移因数字段1362b以与x86指令集8位位移相同的方式被编码(因此，在modrm/sib编码规则中没有变化)，唯一的不同在于，将disp8超载至disp8*n。换句话说，在编码规则或编码长度方面没有变化，而仅在有硬件对位移值的解释方面有变化(这需要将位移按比例缩放存储器操作数的尺寸以获得字节式地址偏移)。立即数字段1372如先前所述地操作。完整操作码字段
[0161]
图14b是图示根据本公开的一个实施例的构成完整操作码字段1374的具有专用向量友好指令格式1400的字段的框图。具体地，完整操作码字段1374包括格式字段1340、基础操作字段1342和数据元素宽度(w)字段1364。基础操作字段1342包括前缀编码字段1425、操作码映射字段1415和实操作码字段1430。寄存器索引字段
[0162]
图14c是图示根据本公开的一个实施例的构成寄存器索引字段1344的具有专用向量友好指令格式1400的字段的框图。具体地，寄存器索引字段1344包括rex字段1405、rex’字段1410、modr/m.reg字段1444、modr/m.r/m字段1446、vvvv字段1420、xxx字段1454和bbb字段1456。扩充操作字段
[0163]
图14d是图示根据本公开的一个实施例的构成扩充操作字段1350的具有专用向量友好指令格式1400的字段的框图。当类(u)字段1368包含0时，它表明evex.u0(a类1368a)；当它包含1时，它表明evex.u1(b类1368b)。当u＝0且mod字段1442包含11(表明无存储器访问操作)时，α字段1352(evex字节3，位[7]
–
eh)被解释为rs字段1352a。当rs字段1352a包含1(舍入1352a.1)时，β字段1354(evex字节3，位[6:4]
–
sss)被解释为舍入控制字段1354a。舍入控制字段1354a包括一位sae字段1356和两位舍入操作字段1358。当rs字段1352a包含0(数据变换1352a.2)时，β字段1354(evex字节3，位[6:4]
–
sss)被解释为三位数据变换字段1354b。当u＝0且mod字段1442包含00、01或10(表明存储器访问操作)时，α字段1352(evex字节3，位[7]
–
eh)被解释为驱逐提示(eh)字段1352b，并且β字段1354(evex字节3，位[6:4]
–
sss)被解释为三位数据操纵字段1354c。
[0164]
当u＝1时，α字段1352(evex字节3，位[7]
–
eh)被解释为写掩码控制(z)字段1352c。当u＝1且mod字段1442包含11(表明无存储器访问操作)时，β字段1354的一部分(evex字节3，位[4]
–
s0)被解释为rl字段1357a；当它包含1(舍入1357a.1)时，β字段1354的其余部分(evex字节3，位[6-5]
–s2-1
)被解释为舍入操作字段1359a，而当rl字段1357a包含0(vsize 1357.a2)时，β字段1354的其余部分(evex字节3，位[6-5]-s
2-1
)被解释为向量长度字段1359b(evex字节3，位[6-5]
–
l
1-0
)。当u＝1且mod字段1442包含00、01或10(表明存储器访问操作)时，β字段1354(evex字节3，位[6:4]
–
sss)被解释为向量长度字段1359b(evex字节3，位[6-5]
–
l
1-0
)和广播字段1357b(evex字节3，位[4]
–
b)。示例性寄存器架构
[0165]
图15是根据本公开的一个实施例的寄存器架构1500的框图。在所图示的实施例中，有32个512位宽的向量寄存器1510；这些寄存器被引用为zmm0到zmm31。较低的16个zmm寄存器的较低阶256个位覆盖(overlay)在寄存器ymm0-16上。较低的16个zmm寄存器的较低阶128个位(ymm寄存器的较低阶128个位)覆盖在寄存器xmm0-15上。专用向量友好指令格式
1400对这些被覆盖的寄存器堆操作，如在以下表格中所图示。
[0166]
换句话说，向量长度字段1359b在最大长度与一个或多个其他较短长度之间进行选择，其中每一个此类较短长度是前一长度的一半，并且不具有向量长度字段1359b的指令模板在最大向量长度上操作。此外，在一个实施例中，专用向量友好指令格式1400的b类指令模板对紧缩或标量单/双精度浮点数据以及紧缩或标量整数数据操作。标量操作是对zmm/ymm/xmm寄存器中的最低阶数据元素位置执行的操作；取决于实施例，较高阶数据元素位置要么保持与在指令之前相同，要么归零。
[0167]
写掩码寄存器1515——在所图示的实施例中，存在8个写掩码寄存器(k0至k7)，每一写掩码寄存器的尺寸是64位。在替代实施例中，写掩码寄存器1515的尺寸是16位。如先前所述，在本公开的一个实施例中，向量掩码寄存器k0无法用作写掩码；当将正常指示k0的编码用作写掩码时，它选择硬连线的写掩码0xffff，从而有效地禁止写掩码用于那条指令。
[0168]
通用寄存器1525——在所示出的实施例中，有十六个64位通用寄存器，这些寄存器与现有的x86寻址模式一起使用以对存储器操作数寻址。这些寄存器通过名称rax、rbx、rcx、rdx、rbp、rsi、rdi、rsp以及r8到r15来引用。
[0169]
标量浮点栈寄存器堆(x87栈)1545，在其上面重叠了mmx紧缩整数平坦寄存器堆1550——在所图示的实施例中，x87栈是用于使用x87指令集扩展来对32/64/80位浮点数据执行标量浮点操作的八元素栈；而使用mmx寄存器来对64位紧缩整数数据执行操作，以及为在mmx与xmm寄存器之间执行的一些操作保存操作数。
[0170]
本公开的替代实施例可以使用更宽的或更窄的寄存器。另外，本公开的替代实施例可以使用更多、更少或不同的寄存器堆和寄存器。示例性核架构、处理器和计算机架构
[0171]
处理器核能以不同方式、出于不同的目的、在不同的处理器中实现。例如，此类核的实现可以包括：1)旨在用于通用计算的通用有序核；2)旨在用于通用计算的高性能通用乱序核；3)旨在主要用于图形和/或科学(吞吐量)计算的专用核。不同处理器的实现可包
括：1)cpu，其包括旨在用于通用计算的一个或多个通用有序核和/或旨在用于通用计算的一个或多个通用乱序核；以及2)协处理器，其包括旨在主要用于图形和/或科学(吞吐量)的一个或多个专用核。此类不同的处理器导致不同的计算机系统架构，这些计算机系统架构可包括：1)在与cpu分开的芯片上的协处理器；2)在与cpu相同的封装中但在分开的管芯上的协处理器；3)与cpu在相同管芯上的协处理器(在该情况下，此类协处理器有时被称为专用逻辑或被称为专用核，该专用逻辑诸如，集成图形和/或科学(吞吐量)逻辑)；以及4)芯片上系统，其可以将所描述的cpu(有时被称为(多个)应用核或(多个)应用处理器)、以上描述的协处理器和附加功能包括在同一管芯上。接着描述示例性核架构，随后描述示例性处理器和计算机架构。示例性核架构有序和乱序核框图
[0172]
图16a是图示根据本公开的各实施例的示例性有序流水线和示例性的寄存器重命名的乱序发布/执行流水线的框图。图16b是示出根据本公开的各实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的乱序发布/执行架构核的框图。图16a-图16b中的实线框图示有序流水线和有序核，而虚线框的任选增加图示寄存器重命名的、乱序发布/执行流水线和核。考虑到有序方面是乱序方面的子集，将描述乱序方面。
[0173]
在图16a中，处理器流水线1600包括取出级1602、长度解码级1604、解码级1606、分配级1608、重命名级1610、调度(也被称为分派或发布)级1612、寄存器读取/存储器读取级1614、执行级1616、写回/存储器写入级1618、异常处置级1622和提交级1624。
[0174]
图16b示出处理器核1690，该处理器核1690包括前端单元1630，该前端单元1630耦合到执行引擎单元1650，并且前端单元1630和执行引擎单元1650两者都耦合到存储器单元1670。核1690可以是精简指令集计算(risc)核、复杂指令集计算(cisc)核、超长指令字(vliw)核、或混合或替代的核类型。作为又一选项，核1690可以是专用核，诸如例如，网络或通信核、压缩引擎、协处理器核、通用计算图形处理单元(gpgpu)核、图形核，等等。
[0175]
前端单元1630包括分支预测单元1632，该分支预测单元1632耦合到指令高速缓存单元1634，该指令高速缓存单元1634耦合到指令转换后备缓冲器(tlb)1636，该指令转换后备缓冲器1636耦合到指令取出单元1638，该指令取出单元1638耦合到解码单元1640。解码单元1640(或解码器或解码器单元)可对指令(例如，宏指令)解码，并且生成从原始指令解码出的、或以其他方式反映原始指令的、或从原始指令导出的一个或多个微操作、微代码进入点、微指令、其他指令、或其他控制信号作为输出。解码单元1640可使用各种不同的机制来实现。合适机制的示例包括但不限于，查表、硬件实现、可编程逻辑阵列(pla)、微代码只读存储器(rom)等。在一个实施例中，核1690包括存储用于某些宏指令的微代码的微代码rom或其他介质(例如，在解码单元1640中，或以其他方式在前端单元1630内)。解码单元1640耦合到执行引擎单元1650中的重命名/分配器单元1652。
[0176]
执行引擎单元1650包括重命名/分配器单元1652，该重命名/分配器单元1652耦合到引退单元1654和一个或多个调度器单元的集合1656。(多个)调度器单元1656表示任何数量的不同调度器，包括预留站、中央指令窗等。(多个)调度器单元1656耦合到(多个)物理寄存器堆单元1658。(多个)物理寄存器堆单元1658中的每一个物理寄存器堆单元表示一个或多个物理寄存器堆，其中不同的物理寄存器堆存储一种或多种不同的数据类型，诸如，标量
整数、标量浮点、紧缩整数、紧缩浮点、向量整数、向量浮点，状态(例如，作为要执行的下一条指令的地址的指令指针)等等。在一个实施例中，(多个)物理寄存器堆单元1658包括向量寄存器单元、写掩码寄存器单元和标量寄存器单元。这些寄存器单元可以提供架构向量寄存器、向量掩码寄存器和通用寄存器。(多个)物理寄存器堆单元1658由引退单元1654重叠，以图示可实现寄存器重命名和乱序执行的各种方式(例如，使用(多个)重排序缓冲器和(多个)引退寄存器堆；使用(多个)未来文件、(多个)历史缓冲器、(多个)引退寄存器堆；使用寄存器映射和寄存器池，等等)。引退单元1654和(多个)物理寄存器堆单元1658耦合到(多个)执行集1660。(多个)执行集1660包括一个或多个执行单元的集合1662以及一个或多个存储器访问单元的集合1664。执行单元1662可执行各种操作(例如，移位、加法、减法、乘法)并可对各种数据类型(例如，标量浮点、紧缩整数、紧缩浮点、向量整数、向量浮点)执行。尽管一些实施例可以包括专用于特定功能或功能集合的多个执行单元，但是其他实施例可包括仅一个执行单元或全都执行所有功能的多个执行单元。(多个)调度器单元1656、(多个)物理寄存器堆单元1658和(多个)执行集1660示出为可能有多个，因为某些实施例为某些类型的数据/操作创建分开的流水线(例如，标量整数流水线、标量浮点/紧缩整数/紧缩浮点/向量整数/向量浮点流水线，和/或各自具有其自身的调度器单元、(多个)物理寄存器堆单元和/或执行集的存储器访问流水线——并且在分开的存储器访问流水线的情况下，实现其中仅该流水线的执行集具有(多个)存储器访问单元1664的某些实施例)。还应当理解，在使用分开的流水线的情况下，这些流水线中的一个或多个可以是乱序发布/执行，并且其余流水线可以是有序的。
[0177]
存储器访问单元的集合1664耦合到存储器单元1670，该存储器单元1670包括数据tlb单元1672，该数据tlb单元1672耦合到数据高速缓存单元1674，该数据高速缓存单元1674耦合到第二级(l2)高速缓存单元1676。在一个示例性实施例中，存储器访问单元1664可包括加载单元、存储地址单元和存储数据单元，其中的每一个均耦合到存储器单元1670中的数据tlb单元1672。指令高速缓存单元1634还耦合到存储器单元1670中的第二级(l2)高速缓存单元1676。l2高速缓存单元1676耦合到一个或多个其他级别的高速缓存，并最终耦合到主存储器。
[0178]
在某些实施例中，预取电路1678被包括以预取数据，例如，以预测访问地址并将那些地址的数据(例如，从存储器1680)带入到一个或多个高速缓存中。
[0179]
作为示例，示例性寄存器重命名的乱序发布/执行核架构可如下所述地实现流水线1600：1)指令取出1638执行取出级1602和长度解码级1604；2)解码单元1640执行解码级1606；3)重命名/分配器单元1652执行分配级1608和重命名级1610；4)(多个)调度器单元1656执行调度级1612；5)(多个)物理寄存器堆单元1658和存储器单元1670执行寄存器读取/存储器读取级1614；执行集1660执行执行级1616；6)存储器单元1670和(多个)物理寄存器堆单元1658执行写回/存储器写入级1618；7)各单元可牵涉到异常处置级1622；以及8)引退单元1654和(多个)物理寄存器堆单元1658执行提交级1624。
[0180]
核1690可支持一个或多个指令集(例如，x86指令集(具有已与较新版本一起添加的一些扩展)；加利福尼亚州桑尼维尔市的mips技术公司的mips指令集；加利福尼亚州桑尼维尔市的arm控股公司的arm指令集(具有诸如neon的任选的附加扩展))，其中包括本文中描述的(多条)指令。在一个实施例中，核1690包括用于支持紧缩数据指令集扩展(例如，
avx1、avx2)的逻辑，由此允许使用紧缩数据来执行由许多多媒体应用使用的操作。
[0181]
应当理解，核可支持多线程化(执行两个或更多个并行的操作或线程的集合)，并且可以按各种方式来完成该多线程化，各种方式包括时分多线程化、同时多线程化(其中单个物理核为物理核正在同时多线程化的线程中的每一个线程提供逻辑核)、或其组合(例如，时分取出和解码以及此后的诸如超线程化技术中的同时多线程化)。
[0182]
尽管在乱序执行的上下文中描述了寄存器重命名，但应当理解，可以在有序架构中使用寄存器重命名。尽管所图示的处理器的实施例还包括分开的指令和数据高速缓存单元1634/1674以及共享的l2高速缓存单元1676，但是替代实施例可以具有用于指令和数据两者的单个内部高速缓存，诸如例如，第一级(l1)内部高速缓存或多个级别的内部高速缓存。在一些实施例中，该系统可包括内部高速缓存和在核和/或处理器外部的外部高速缓存的组合。或者，所有高速缓存都可以在核和/或处理器的外部。具体的示例性有序核架构
[0183]
图17a-图17b图示更具体的示例性有序核架构的框图，该核将是芯片中的若干逻辑块(包括相同类型和/或不同类型的其他核)中的一个逻辑块。取决于应用，逻辑块通过高带宽互连网络(例如，环形网络)与一些固定的功能逻辑、存储器i/o接口和其他必要的i/o逻辑进行通信。
[0184]
图17a是根据本公开的实施例的单个处理器核以及它至管芯上互连网络1702的连接及其第二级(l2)高速缓存的本地子集1704的框图。在一个实施例中，指令解码单元1700支持具有紧缩数据指令集扩展的x86指令集。l1高速缓存1706允许对进入标量和向量单元中的、对高速缓存存储器的低等待时间访问。尽管在一个实施例中(为了简化设计)，标量单元1708和向量单元1710使用分开的寄存器集合(分别为标量寄存器1712和向量寄存器1714)，并且在这些寄存器之间传输的数据被写入到存储器，并随后从第一级(l1)高速缓存1706读回，但是本公开的替代实施例可以使用不同的方法(例如，使用单个寄存器集合或包括允许数据在这两个寄存器堆之间传输而无需被写入和读回的通信路径)。
[0185]
l2高速缓存的本地子集1704是全局l2高速缓存的一部分，该全局l2高速缓存被划分成多个分开的本地子集，每个处理器核一个本地子集。每个处理器核具有到其自身的l2高速缓存的本地子集1704的直接访问路径。由处理器核读取的数据被存储在其l2高速缓存子集1704中，并且可以与其他处理器核访问其自身的本地l2高速缓存子集并行地被快速访问。由处理器核写入的数据被存储在其自身的l2高速缓存子集1704中，并在必要的情况下从其他子集转储清除。环形网络确保共享数据的一致性。环形网络是双向的，以允许诸如处理器核、l2高速缓存和其他逻辑块之类的代理在芯片内彼此通信。每个环形数据路径为每个方向1012位宽。
[0186]
图17b是根据本公开的实施例的图17a中的处理器核的一部分的展开图。图17b包括l1高速缓存1704的l1数据高速缓存1706a部分，以及关于向量单元1710和向量寄存器1714的更多细节。具体地，向量单元1710是16宽向量处理单元(vpu)(见16宽alu 1728)，该单元执行整数、单精度浮点以及双精度浮点指令中的一个或多个。该vpu通过混合单元1720支持对寄存器输入的混合，通过数值转换单元1722a-b支持数值转换，并且通过复制单元1724支持对存储器输入的复制。写掩码寄存器1726允许掩蔽所得的向量写入。
[0187]
图18是根据本公开的实施例的可具有多于一个的核、可具有集成存储器控制器、
以及可具有集成图形器件的处理器1800的框图。图18中的实线框图示具有单个核1802a、系统代理1810、一个或多个总线控制器单元的集合1816的处理器1800，而虚线框的任选增加图示具有多个核1802a-n、系统代理单元1810中的一个或多个集成存储器控制器单元的集合1814以及专用逻辑1808的替代处理器1800。
[0188]
因此，处理器1800的不同实现可包括：1)cpu，其中专用逻辑1808是集成图形和/或科学(吞吐量)逻辑(其可包括一个或多个核)，并且核1802a-n是一个或多个通用核(例如，通用有序核、通用乱序核、这两者的组合)；2)协处理器，其中核1802a-n是旨在主要用于图形和/或科学(吞吐量)的大量专用核；以及3)协处理器，其中核1802a-n是大量通用有序核。因此，处理器1800可以是通用处理器、协处理器或专用处理器，诸如例如，网络或通信处理器、压缩引擎、图形处理器、gpgpu(通用图形处理单元)、高吞吐量的集成众核(mic)协处理器(包括30个或更多核)、嵌入式处理器，等等。该处理器可以被实现在一个或多个芯片上。处理器1800可以是一个或多个基板的一部分，和/或可使用多种工艺技术(诸如例如，bicmos、cmos、或nmos)中的任何技术被实现在一个或多个基板上。
[0189]
存储器层次结构包括核内的一个或多个级别的高速缓存、一个或多个共享高速缓存单元的集合1806、以及耦合到集成存储器控制器单元的集合1814的外部存储器(未示出)。共享高速缓存单元的集合1806可包括一个或多个中间级别的高速缓存，诸如，第二级(l2)、第三级(l3)、第四级(l4)或其他级别的高速缓存、末级高速缓存(llc)和/或以上各项的组合。虽然在一个实施例中，基于环的互连单元1812将集成图形逻辑1808、共享高速缓存单元的集合1806以及系统代理单元1810/(多个)集成存储器控制器单元1814互连，但是替代实施例可使用任何数量的公知技术来互连此类单元。在一个实施例中，在一个或多个高速缓存单元1806与核1802a-n之间维持一致性。
[0190]
在一些实施例中，一个或多个核1802a-n能够实现多线程化。系统代理1810包括协调和操作核1802a-n的那些部件。系统代理单元1810可包括例如功率控制单元(pcu)和显示单元。pcu可以是对核1802a-n以及集成图形逻辑1808的功率状态进行调节所需的逻辑和部件，或可包括这些逻辑和部件。显示单元用于驱动一个或多个外部连接的显示器。
[0191]
核1802a-n在架构指令集方面可以是同构的或异构的；即，核1802a-n中的两个或更多个核可能能够执行相同的指令集，而其他核可能能够执行该指令集的仅仅子集或不同的指令集。示例性计算机架构
[0192]
图19-22是示例性计算机架构的框图。本领域中已知的对膝上型设备、台式机、手持pc、个人数字助理、工程工作站、服务器、网络设备、网络集线器、交换机、嵌入式处理器、数字信号处理器(dsp)、图形设备、视频游戏设备、机顶盒、微控制器、蜂窝电话、便携式媒体播放器、手持设备以及各种其他电子设备的其他系统设计和配置也是合适的。一般地，能够包含如本文中所公开的处理器和/或其他执行逻辑的各种各样的系统或电子设备一般都是合适的。
[0193]
现在参考图19，所示出的是根据本公开一个实施例的系统1900的框图。系统1900可以包括一个或多个处理器1910、1915，这些处理器耦合到控制器中枢1920。在一个实施例中，控制器中枢1920包括图形存储器控制器中枢(gmch)1990和输入/输出中枢(ioh)1950(其可以在分开的芯片上)；gmch 1990包括存储器和图形控制器，存储器1940和协处理器
1945耦合到该存储器和图形控制器；ioh 1950将输入/输出(i/o)设备1960耦合到gmch1990。或者，存储器和图形控制器中的一个或这两者被集成在(如本文中所描述的)处理器内，存储器1940和协处理器1945直接耦合到处理器1910，并且控制器中枢1920与ioh 1950处于单个芯片中。例如，存储器1940可包括vm代码(例如，以及vm数据)1940a，以存储在被执行时使得处理器执行本公开所述的任何方法的代码。
[0194]
附加的处理器1915的任选性在图19中通过虚线来表示。每一处理器1910、1915可包括本文中描述的处理核中的一个或多个，并且可以是处理器1800的某一版本。
[0195]
存储器1940可以是例如动态随机存取存储器(dram)、相变存储器(pcm)或这两者的组合。对于至少一个实施例，控制器中枢1920经由诸如前端总线(fsb)之类的多分支总线、诸如快速路径互连(qpi)之类的点对点接口、或者类似的连接1995来与(多个)处理器1910、1915进行通信。
[0196]
在一个实施例中，协处理器1945是专用处理器，诸如例如，高吞吐量mic处理器、网络或通信处理器、压缩引擎、图形处理器、gpgpu、嵌入式处理器，等等。在一个实施例中，控制器中枢1920可以包括集成图形加速器。
[0197]
在物理资源1910、1915之间可以存在包括架构、微架构、热、功耗特性等一系列品质度量方面的各种差异。
[0198]
在一个实施例中，处理器1910执行控制一般类型的数据处理操作的指令。嵌入在这些指令内的可以是协处理器指令。处理器1910将这些协处理器指令识别为具有应当由附连的协处理器1945执行的类型。因此，处理器1910在协处理器总线或者其他互连上将这些协处理器指令(或者表示协处理器指令的控制信号)发布到协处理器1945。(多个)协处理器1945接受并执行所接收的协处理器指令。
[0199]
现在参见图20，所示出的是根据本公开的实施例的第一更具体的示例性系统2000的框图。如图20中所示，多处理器系统2000是点对点互连系统，并且包括经由点对点互连2050耦合的第一处理器2070和第二处理器2080。处理器2070和2080中的每一个都可以是处理器1800的某一版本。在本公开的一个实施例中，处理器2070和2080分别是处理器2010和1915，而协处理器2038是协处理器1945。在另一实施例中，处理器2070和2080分别是处理器1910和协处理器1945。
[0200]
处理器2070和2080示出为分别包括集成存储器控制器(imc)单元2072和2082。处理器2070还包括作为其总线控制器单元的一部分的点对点(p-p)接口2076和2078；类似地，第二处理器2080包括p-p接口2086和2088。处理器2070、2080可以经由使用点对点(p-p)接口电路2078、2088的p-p接口2050来交换信息。如图20中所示，imc 2072和2082将处理器耦合到相应的存储器，即存储器2032和存储器2034，这些存储器可以是本地附连到相应处理器的主存储器的部分。
[0201]
处理器2070、2080可各自经由使用点对点接口电路2076、2094、2086、2098的各个p-p接口2052、2054来与芯片组2090交换信息。芯片组2090可以任选地经由高性能接口2039来与协处理器2038交换信息。在一个实施例中，协处理器2038是专用处理器，诸如例如，高吞吐量mic处理器、网络或通信处理器、压缩引擎、图形处理器、gpgpu、嵌入式处理器，等等。
[0202]
共享高速缓存(未示出)可被包括在任一处理器中，或在这两个处理器的外部但经由p-p互连与这些处理器连接，使得如果处理器被置于低功率模式，则任一个或这两个处理
器的本地高速缓存信息可被存储在共享高速缓存中。
[0203]
芯片组2090可以经由接口2096耦合到第一总线2016。在一个实施例中，第一总线2016可以是外围部件互连(pci)总线或诸如pci快速总线或另一第三代i/o互连总线之类的总线，但是本公开的范围不限于此。
[0204]
如图20中所示，各种i/o设备2014可连同总线桥2018一起耦合到第一总线2016，该总线桥2018将第一总线2016耦合到第二总线2020。在一个实施例中，诸如协处理器、高吞吐量mic处理器、gpgpu、加速器(诸如例如，图形加速器或数字信号处理(dsp)单元)、现场可编程门阵列或任何其他处理器的一个或多个附加处理器2015耦合到第一总线2016。在一个实施例中，第二总线2020可以是低引脚数(lpc)总线。在一个实施例中，各种设备可耦合到第二总线2020，这些设备包括例如键盘和/或鼠标2022、通信设备2027以及存储单元2028，该存储单元2028诸如可包括指令/代码和数据2030的盘驱动器或者其他大容量存储设备。此外，音频i/o 2024可以被耦合到第二总线2020。注意，其他架构是可能的。例如，代替图20的点对点架构，系统可以实现多分支总线或其他此类架构。
[0205]
现在参考图21，示出的是根据本公开的实施例的第二更具体的示例性系统2100的框图。图20和21中的类似元件使用类似的附图标记，并且从图21中省略了图20的某些方面以避免混淆图21的其他方面。
[0206]
图21图示处理器2070、2080可分别包括集成存储器和i/o控制逻辑(“cl”)2072和2082。因此，cl 2072、2082包括集成存储器控制器单元，并包括i/o控制逻辑。图21图示不仅存储器2032、2034耦合到cl 2072、2082，而且i/o设备2114也耦合到控制逻辑2072、2082。传统i/o设备2115被耦合到芯片组2090。
[0207]
现在参考图22，示出的是根据本公开的实施例的soc 2200的框图。图18中的类似要素使用类似的附图标记。另外，虚线框是更先进的soc上的任选的特征。在图22中，(多个)互连单元2202被耦合到：应用处理器2210，其包括一个或多个核的集合202a-n的集合以及(多个)共享高速缓存单元1806；系统代理单元1810；(多个)总线控制器单元1816；(多个)集成存储器控制器单元1814；一个或多个协处理器的集合2220，其可包括集成图形逻辑、图像处理器、音频处理器和视频处理器；静态随机存取存储器(sram)单元2230；直接存储器访问(dma)单元2232；以及用于耦合到一个或多个外部显示器的显示单元2240。在一个实施例中，(多个)协处理器2220包括专用处理器，诸如例如，网络或通信处理器、压缩引擎、gpgpu、高吞吐量mic处理器、或嵌入式处理器，等等。
[0208]
本文公开的(例如，机制的)各实施例可以被实现在硬件、软件、固件或此类实现方式的组合中。本公开的实施例可实现为在可编程系统上执行的计算机程序或程序代码，该可编程系统包括至少一个处理器、存储系统(包括易失性和非易失性存储器和/或存储元件)、至少一个输入设备以及至少一个输出设备。
[0209]
可将程序代码(诸如，图20中图示的代码2030)应用于输入指令，以执行本文中描述的功能并生成输出信息。可以按已知方式将输出信息应用于一个或多个输出设备。为了本技术的目的，处理系统包括具有处理器的任何系统，该处理器诸如例如，数字信号处理器(dsp)、微控制器、专用集成电路(asic)或微处理器。
[0210]
程序代码可以用高级的面向过程的编程语言或面向对象的编程语言来实现，以便与处理系统通信。如果需要，也可用汇编语言或机器语言来实现程序代码。事实上，本文中
描述的机制不限于任何特定的编程语言的范围。在任何情况下，该语言可以是编译语言或解释语言。
[0211]
至少一个实施例的一个或多个方面可以由存储在机器可读介质上的表示性指令来实现，该指令表示处理器中的各种逻辑，该指令在被机器读取时使得该机器制造用于执行本文中所述的技术的逻辑。被称为“ip核”的此类表示可以被存储在有形的机器可读介质上，并可被供应给各个客户或生产设施以加载到实际制造该逻辑或处理器的制造机器中。
[0212]
此类机器可读存储介质可以包括但不限于通过机器或设备制造或形成的制品的非暂态、有形布置，其包括存储介质，诸如硬盘；任何其他类型的盘，包括软盘、光盘、紧致盘只读存储器(cd-rom)、可重写紧致盘(cd-rw)以及磁光盘；半导体器件，诸如，只读存储器(rom)、诸如动态随机存取存储器(dram)和静态随机存取存储器(sram)的随机存取存储器(ram)、可擦除可编程只读存储器(eprom)、闪存、电可擦除可编程只读存储器(eeprom)；相变存储器(pcm)；磁卡或光卡；或适于存储电子指令的任何其他类型的介质。
[0213]
因此，本公开的实施例还包括非暂态的有形机器可读介质，该介质包含指令或包含设计数据，诸如硬件描述语言(hdl)，它定义本文中描述的结构、电路、装置、处理器和/或系统特征。这些实施例也被称为程序产品。仿真(包括二进制变换、代码变形等)
[0214]
在一些情况下，指令转换器可用于将指令从源指令集转换至目标指令集。例如，指令转换器可以将指令变换(例如，使用静态二进制变换、包括动态编译的动态二进制变换)、变形、仿真或以其他方式转换成要由核处理的一条或多条其他指令。指令转换器可以用软件、硬件、固件、或其组合来实现。指令转换器可以在处理器上、在处理器外、或者部分在处理器上且部分在处理器外。图23是根据本公开的实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。在所图示的实施例中，指令转换器是软件指令转换器，但替代地，该指令转换器可以用软件、固件、硬件或其各种组合来实现。图23示出可使用x86编译器2304来编译高级语言2302形式的程序，以生成可由具有至少一个x86指令集核的处理器2316原生执行的x86二进制代码2306。具有至少一个x86指令集核的处理器2316表示通过兼容地执行或以其他方式处理以下各项来执行与具有至少一个x86指令集核的处理器基本相同的功能的任何处理器：1)x86指令集核的指令集的实质部分，或2)目标为在具有至少一个x86指令集核的处理器上运行以便取得与具有至少一个x86指令集核的处理器基本相同的结果的应用或其他软件的目标代码版本。x86编译器2304表示可操作用于生成x86二进制代码2306(例如，目标代码)的编译器，该二进制代码可通过或不通过附加的链接处理在具有至少一个x86指令集核的处理器2316上执行。类似地，图23示出可以使用替代的指令集编译器2308来编译高级语言2302形式的程序，以生成可以由不具有至少一个x86指令集核的处理器2314(例如，具有执行加利福尼亚州桑尼维尔市的mips技术公司的mips指令集、和/或执行加利福尼亚州桑尼维尔市的arm控股公司的arm指令集的核的处理器)原生执行的替代的指令集二进制代码2310。指令转换器2312用于将x86二进制代码2306转换成可以由不具有x86指令集核的处理器2314原生执行的代码。该转换后的代码不大可能与替代的指令集二进制代码2310相同，因
为能够这样做的指令转换器难以制造；然而，转换后的代码将完成一般操作，并且由来自替代指令集的指令构成。因此，指令转换器2312通过仿真、模拟或任何其他过程来表示允许不具有x86指令集处理器或核的处理器或其他电子设备执行x86二进制代码2306的软件、固件、硬件或其组合。

技术特征：

1.一种装置，包括：加密电路，所述加密电路在第一计算机系统的硬件处理器中，所述加密电路用于对数据进行加密；所述第一计算机系统的存储器控制器电路，所述存储器控制器电路包括用于耦合至网络接口控制器电路的端口；所述第一计算机系统的直接存储器访问引擎电路，所述直接存储器访问引擎电路用于访问所述第一计算机系统中的存储器；以及所述硬件处理器，所述硬件处理器用于针对执行经由所述网络接口控制器电路将虚拟机从所述第一计算机系统实时迁移到第二计算机系统的请求而进行以下步骤：由所述硬件处理器的所述加密电路利用加密密钥对来自所述存储器的所述虚拟机的代码和数据进行加密，由所述直接存储器访问引擎电路将所述虚拟机的经加密的代码和数据存储在所述第一计算机系统的所述存储器的迁移缓冲区内，以及使得所述网络接口控制器电路经由所述网络接口控制器电路将所述虚拟机的所述经加密的代码和数据从所述迁移缓冲区发送至所述第二计算机系统。2.如权利要求1所述的装置，其中，所述硬件处理器用于：在所述网络接口控制器电路不执行附加加密的情况下，使得所述网络接口控制器电路将所述虚拟机的所述经加密的代码和数据从所述迁移缓冲区发送至所述第二计算机系统。3.如权利要求1所述的装置，其中，所述硬件处理器用于：使得所述网络接口控制器电路经由所述网络接口控制器电路的远程直接存储器访问引擎电路将所述虚拟机的所述经加密的代码和数据从所述迁移缓冲区发送至所述第二计算机系统。4.如权利要求1所述的装置，其中，所述加密电路与所述第一计算机系统的任何硬件处理器核分开。5.如权利要求1所述的装置，其中，所述硬件处理器在处于地址无关加密模式时用于使所述加密电路对来自所述存储器的所述虚拟机的所述代码和数据执行地址无关的加密。6.如权利要求1所述的装置，其中，所述硬件处理器在处于依赖于地址加密模式时用于使所述加密电路对来自所述存储器的所述虚拟机的所述代码和数据执行依赖于地址的加密。7.如权利要求1所述的装置，其中，所述硬件处理器中的所述加密电路用于利用从所述第二计算机系统提供的偏移并利用所述加密密钥来对来自所述存储器的所述虚拟机的所述代码和数据进行加密。8.如权利要求1-7中任一项所述的装置，其中，所述硬件处理器中的所述加密电路用于利用从所述第二计算机系统提供的所述加密密钥来对来自所述存储器的所述虚拟机的所述代码和数据进行加密。9.一种方法，包括：在第一计算机系统上执行虚拟机；将经由所述第一计算机系统的网络接口控制器电路将所述虚拟机从所述第一计算机系统实时迁移到第二计算机系统的指示从所述第一计算机系统发送至所述第二计算机系统；
由所述第一计算机系统的硬件处理器中的加密电路利用加密密钥对来自所述第一计算机系统的存储器的所述虚拟机的代码和数据进行加密；由所述第一计算机系统的直接存储器访问引擎电路将所述虚拟机的经加密的代码和数据存储在所述第一计算机系统的所述存储器的迁移缓冲区内；以及经由所述网络接口控制器电路将所述虚拟机的所述经加密的代码和数据从所述迁移缓冲区发送至所述第二计算机系统。10.如权利要求9所述的方法，其中，经由所述网络接口控制器电路将所述虚拟机的所述经加密的代码和数据从所述迁移缓冲区发送至所述第二计算机系统是在所述网络接口控制器电路不执行附加加密的情况下进行的。11.如权利要求9所述的方法，其中，将所述虚拟机的所述经加密的代码和数据从所述迁移缓冲区发送至所述第二计算机系统是经由所述网络接口控制器电路的远程直接存储器访问引擎电路进行的。12.如权利要求9所述的方法，其中，所述加密电路与所述第一计算机系统的任何硬件处理器核分开。13.如权利要求9所述的方法，其中，当所述硬件处理器中的所述加密电路被设置为地址无关加密模式时，所述加密是对来自所述存储器的所述虚拟机的所述代码和数据的地址无关的加密。14.如权利要求9所述的方法，其中，当所述硬件处理器中的所述加密电路被设置为依赖于地址加密模式时，所述加密是对来自所述存储器的所述虚拟机的所述代码和数据的依赖于地址的加密。15.如权利要求9所述的方法，其中，所述加密是利用从所述第二计算机系统提供的偏移进行的。16.如权利要求9-15中任一项所述的方法，其中，所述加密是利用从所述第二计算机系统提供的所述加密密钥进行的。17.一种非暂态机器可读介质，存储有程序代码，所述程序代码在由机器执行时使所述机器执行包括以下步骤的方法：在第一计算机系统上执行虚拟机；将经由所述第一计算机系统的网络接口控制器电路将所述虚拟机从所述第一计算机系统实时迁移到第二计算机系统的指示从所述第一计算机系统发送至所述第二计算机系统；由所述第一计算机系统的硬件处理器中的加密电路利用加密密钥对来自所述第一计算机系统的存储器的所述虚拟机的代码和数据进行加密；由所述第一计算机系统的直接存储器访问引擎电路将所述虚拟机的经加密的代码和数据存储在所述第一计算机系统的所述存储器的迁移缓冲区内，以及经由所述网络接口控制器电路将所述虚拟机的所述经加密的代码和数据从所述迁移缓冲区发送至所述第二计算机系统。18.如权利要求17所述的非暂态机器可读介质，其中，经由所述网络接口控制器电路将所述虚拟机的所述经加密的代码和数据从所述迁移缓冲区发送至所述第二计算机系统是在所述网络接口控制器电路不执行附加加密的情况下进行的。
19.如权利要求17所述的非暂态机器可读介质，其中，将所述虚拟机的所述经加密的代码和数据从所述迁移缓冲区发送至所述第二计算机系统是经由所述网络接口控制器电路的远程直接存储器访问引擎电路进行的。20.如权利要求17所述的非暂态机器可读介质，其中，所述加密电路与所述第一计算机系统的任何硬件处理器核分开。21.如权利要求17所述的非暂态机器可读介质，其中，当所述硬件处理器中的所述加密电路被设置为地址无关加密模式时，所述加密是对来自所述存储器的所述虚拟机的所述代码和数据的地址无关的加密。22.如权利要求17所述的非暂态机器可读介质，其中，当所述硬件处理器中的所述加密电路被设置为依赖于地址加密模式时，所述加密是对来自所述存储器的所述虚拟机的所述代码和数据的依赖于地址的加密。23.如权利要求17所述的非暂态机器可读介质，其中，所述加密是利用从所述第二计算机系统提供的偏移进行的。24.如权利要求17-23中任一项所述的非暂态机器可读介质，其中，所述加密是利用从所述第二计算机系统提供的所述加密密钥进行的。

技术总结

描述了用于支持加密远程直接存储器访问以供进行虚拟机的实时迁移的系统、方法和装置。在一个实施例中，第一计算机系统包括：第一计算机系统的硬件处理器中的加密电路，用于对数据进行加密；第一计算机系统的存储器控制器电路，包括用于耦合至网络接口控制器电路的端口；第一计算机系统的直接存储器访问引擎电路，用于访问第一计算机系统中的存储器；以及硬件处理器，用于针对执行经由网络接口控制器电路将虚拟机从第一计算机系统实时迁移到第二计算机系统而进行以下步骤：由硬件处理器的加密电路利用加密密钥来对来自存储器的虚拟机的代码和数据进行加密，由直接存储器访问引擎电路将虚拟机的经加密的代码和数据存储在第一计算机系统的存储器的迁移缓冲区内，以及在网络接口控制器电路不执行附加加密的情况下使得该网络接口控制器电路经由该网络接口控制器电路将虚拟机的经加密的代码和数据从迁移缓冲区发送至第二计算机系统。迁移缓冲区发送至第二计算机系统。迁移缓冲区发送至第二计算机系统。