[19]
中华人民共和国国家知识产权局
[12]发明专利申请公布说明书
[11]公开号CN 101399538A [43]公开日2009年4月1日
[21]申请号200810116700.1[22]申请日2008.07.15
[21]申请号200810116700.1
[71]申请人北方工业大学
地址100041北京市石景山区晋元庄5号
[72]发明人姜岩峰 [74]专利代理机构北京凯特来知识产权代理有限公司代理人赵镇勇
[51]Int.CI.H03K 19/177 (2006.01)
权利要求书 1 页 说明书 5 页 附图 5 页
[54]发明名称
一种FPGA芯片
[57]摘要
该逻辑单元包括基于MTJ的MRAM存储器，多个MRAM
构成了逻辑阵列。本发明MTJ中的数据以一种磁性
此在断电的情况下，磁化方向不再变化，数据就可
以得到保持；并且在上电时，通过测量MTJ电阻来
感应存储的数据状态，快速恢复上次断电前的状态，
200810116700.1权 利 要 求 书第1/1页 1、一种FPGA芯片，其包括多个逻辑单元，其特征在于，该逻辑单元包括MRAM存储器，多个MRAM构成了逻辑阵列。
2、根据权利要求1所述的FPGA芯片，其特征在于，该MRAM存储器包括MTJ 以及与其连接的MOS场效应管，该MTJ具有固定磁层、薄绝缘隧道隔离层和自由磁层。 3、根据权利要求2所述的FPGA芯片，其特征在于，该MTJ与一个运算放大器的正向输入端连接，该运算放大器的负向输入端连接一个参考电阻。
4、根据权利要求3所述的FPGA芯片，其特征在于，该参考电阻的阻值介于该MTJ的高、低电阻值之间。
5、根据权利要求4所述的FPGA芯片，其特征在于，该MTJ的低电阻是MTJ 自由磁层的磁矩方向与固定磁层的磁矩方向平行时，MTJ具有的电阻。
6、根据权利要求4所述的FPGA芯片，其特征在于，该MTJ的高电阻是自由磁层的磁矩方向与固定磁层的磁矩方向反向平行时，MTJ具有的电阻。
200810116700.1说 明 书第1/5页
一种FPGA芯片
技术领域
本发明涉及集成电路技术领域，尤其涉及一种基于磁隧道结的现场可编程门阵列芯片。
背景技术
FPGA现场可编程门阵列，是一种可编程器件，设计人员可利用软件工具快速开发、仿真和测试。FPGA提供了高逻辑密度、丰富的特性，被广泛应用，如数据处理和存储，以及仪器仪表、电信和数字信号处理等，具有开发周期短、可靠性高等优点。
目前，传统的基于SRAM的FPGA是目前市场上最常用的品种。如图1所示基于SRAM存储器的FPGA的基本结构，其中包含3×3的逻辑单元CLB、数据通道、输入模块，通过控制逻辑单元CLB的连接方式和工作状态，从而完成FPGA整体工作性能的分配。每次工作时，通过FPGA中的输入模块，将SRAM存储器中的数据读入CLB中。由于采用SRAM作为存储元件，每次加电启动的时候，都需要通过外部读取数据。在有供电时，SRAM能够保存存储内容，但是一旦断电关机后，SRAM中存储的内容也会自动消失。
所以，当FPGA断电后重启时，需要从外部接口重新读入SRAM的存储内容，只有当SRAM中的写入状态完成后，FPGA中的内部状态寄存器的状态才能确定下来，重新恢复到上次断电前的状态，然后FPGA才能重新开始正常工作，所以启动时间都比较长。
以下，本发明中用到的专业术语及缩略：
MTJ：Magnetic Tunnel Junction磁隧道结器件；
MRAM：Magnetoresistive Random Access Memory磁阻式随机存储器； FPGA：Field Programmable Gate Array现场可编程门阵列，一种可编程芯片；
SRAM：Static RAM静态随机存储器；
CLB：Configurable Logic Block可编程逻辑单元。
发明内容
鉴于上述现有技术所存在的问题，本发明的目的是提供一种基于MRAM的FPGA芯片，MRAM中的MTJ能够记忆起断电前的数据状态，使FPGA的再次启动速度快。
本发明的目的是通过以下技术方案实现的：
一种FPGA芯片，其包括多个逻辑单元，该逻辑单元包括MRAM存储器，多个MRAM构成了逻辑阵列。
其中，该MRAM存储器包括MTJ以及与其连接的MOS场效应管，该MTJ具有固定磁层、薄绝缘隧道隔离层和自由磁层。
其中，该MTJ与一个运算放大器的正向输入端连接，该运算放大器的负向输入端连接一个参考电阻。
其中，该参考电阻的阻值介于该M T J的高、低电阻值之间。 其中，该MTJ的低电阻是MTJ自由磁层的磁矩方向与固定磁层的磁矩方向平行时，MTJ具有的电阻。
其中，该MTJ的高电阻是自由磁层的磁矩方向与固定磁层的磁矩方向反向平行时，MTJ具有的电阻。
由上述本发明提供的技术方案可以看出，本发明是基于MRAM的FPGA芯片，MTJ中的数据以一种磁性状态存储，不会像电荷那样会随着时间而泄漏，因此在断电的情况下，磁化方向不再变化，数据就可以得到保持；并且在上
电时，通过测量MTJ电阻来感应存储的数据状态，自动将状态“记忆”起来，F P G A快速恢复上次断电前的状态，进入正常工作，缩短了启动时间。附图说明
图1为现有技术的基于SRAM的FPGA器件结构示意图；
图2为本发明的基本型MRAM存储器剖面结构示意图；
图3为本发明的FPGA芯片结构示意图；
图4为本发明的F P G A芯片中M R A M与运算放大器的连接结构示意图； 图5为图4中运算放大器的结构示意图；
图6为发明的FPGA芯片管脚分配示意图。
具体实施方式
如图3所示，一种FPGA芯片，包括控制器、输入/输出单元、多个逻辑单元组成的逻辑阵列和数据通道，通过控制逻辑单元的连接方式和工作状态，从而完成FPGA整体工作性能的分配。该逻辑单元包括基于MTJ的MRAM，多个MRAM构成了交叉排列的逻辑阵列(图中逻辑单元的数量只是示意性的，不应做限定性解释)，位线和数字线横跨多个逻辑单元，位线和数字线的交叉结构可以使每个逻辑单元都能够方便地得到访问。FPGA芯片的逻辑单元由MTJ器件实现，通过控制MTJ的阻值大小实现其逻辑功能，从而完成FPGA整体工作性能的分配。
如图2所示，基于MTJ的MRAM，其采用集成电路工艺把一个MTJ和一个N沟道MOS场效应管在芯片加工而成。即该MRAM为基本型。MTJ具有固定磁层1、薄绝缘隧道隔离层2和自由磁层3；该MTJ的自由磁层1连接有金属位线BL1；该MTJ的固定磁层3连接有MOS场效应管4(MOSFET)，MOS场效应管4包括在P型硅衬底上制成两个高掺杂浓度的源扩散区N+和漏扩散区N+，再分别引出源极S
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议