(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 (43)申请公布日 (21)申请号 201810148687.1
(22)申请日 2018.02.12
(71)申请人 无锡中微晶园电子有限公司
地址 214028 江苏省无锡市新吴区长江路
21号信息产业园A座203室
(72)发明人 吴晓鸫 季骏 张可可 王涛
陈正才 高向东
(74)专利代理机构 无锡市大为专利商标事务所
(普通合伙) 32104
代理人 曹祖良
(51)Int.Cl.
H01L 21/62(2006.01)
H01L 49/02(2006.01)
(54)发明名称
(57)摘要
本发明涉及硅电容制作技术领域，具体公开
作为硅片衬底以及提供LPCVD设备；在硅片衬底
上制备多个深度为80μm、宽度为2μm的沟槽；在
形成有沟槽的硅片衬底上掺磷杂质做饱和掺杂，
以形成电容的下电极；将掺杂磷杂质的硅片衬底
SiO 2层；采用LPCVD工艺在SiO 2层上淀积一层
Si 3N 4层；采用HTO工艺在所述Si 3N 4层上淀积一层
SiO 2层，得到第一层ONO膜层；采用LPCVD工艺在
所述第一层ONO膜层上淀积一层原位磷掺杂多晶
硅一；采用相同的工艺参数，依次淀积一层SiO 2
层、一层Si 3N 4层和原位磷掺杂多晶硅二，形成双
ONO型电容并联结构。本发明提供的硅电容的制
作方法实现了在沟槽结构中制作硅电容。权利要求书2页 说明书6页 附图2页CN 108335988 A 2018.07.27
C N 108335988
A
1.一种硅电容的制作方法，其特征在于，所述硅电容的制作方法包括：
S110、提供硅片作为硅片衬底以及提供LPCVD设备；
S120、在所述硅片衬底上制备多个深度为80μm、宽度为2μm的沟槽；
S130、在形成有沟槽的硅片衬底上掺磷杂质做饱和掺杂，以形成电容的下电极；
S140、将掺杂磷杂质的硅片衬底放入所述LPCVD设备中，采用HTO工艺淀积一层SiO2层；
S150、采用LPCVD工艺在SiO2层上淀积一层Si3N4层；
S160、重复步骤S140，采用HTO工艺在所述Si3N4层上淀积一层SiO2层，得到第一层ONO膜层；
S170、采用LPCVD工艺在所述第一层ONO膜层上淀积一层原位磷掺杂多晶硅一；
S180、重复步骤S140、步骤S150、步骤S160和步骤S170，采用相同的工艺参数，依次淀积一层SiO2层、一层Si3N4层和原位磷掺杂多晶硅二，形成双ONO型电容并联结构。
2.根据权利要求1所述的硅电容的制作方法，其特征在于，所述硅电容的制作方法还包括在步骤S180之后进行的：
采用图形转移的方式通过多晶光刻和腐蚀后形成电容的上下电极；
采用磁控溅射淀积Al-Si-Cu金属层，实现多个沟槽结构中ONO型硅电容的并联；
通过对通孔光刻、腐蚀和钝化淀积，对钝化孔光刻、腐蚀和合金的工序获得多个并联的电容器件。
3.根据权利要求2所述的硅电容的制作方法，其特征在于，所述采用图形转移的方式通过多晶光刻和腐蚀后形成电容的上下电极包括：
将所述原位磷掺杂多晶硅一和所述原位磷掺杂多晶硅二进行光刻和腐蚀，形成电容的上电极和下电极。
4.根据权利要求3所述的硅电容的制作方法，其特征在于，所述采用磁控溅射淀积Al-Si-Cu金属层，实现多个沟槽结构中ONO型硅电容的并联包括：
采用磁控溅射淀积第一层Al-Si-Cu金属层；
在所述第一层Al-Si-Cu金属层上淀积一层介质层；
在所述介质层上淀积第二层Al-Si-Cu金属层；
所述第一层Al-Si-Cu金属层将硅片衬底与所述原位磷掺杂多晶硅二连接；
所述第二层Al-Si-Cu金属层将所述原位磷掺杂多晶硅一相连。
5.根据权利要求1至4中任意一项所述的硅电容的制作方法，其特征在于，在所述LPCVD 设备中采用HTO工艺淀积一层SiO2层时，所述LPCVD设备中通入反应气体二氯二氢硅和一氧
化二氮气，二氯二氢硅和 一氧化二氮气的气体流量比为1:4
~5。
6.根据权利要求5所述的硅电容的制作方法，其特征在于，所述LPCVD设备中的工艺压力为250±50mTor，
工艺温度为830±30℃。
7.根据权利要求1至4中任意一项所述的硅电容的制作方法，其特征在于，所述采用LPCVD工艺在SiO2层上淀积一层Si3N4层时，在所述LPCVD设备中通入反应气体二氯二氢硅和
氨气，气体二氯二氢硅和氨气的气体流量比为1:6
~7。
8.根据权利要求7所述的硅电容的制作方法，其特征在于，所述LPCVD设备中的工艺压力为400±40mTor，工艺温度为730±30℃。
9.根据权利要求1至4中任意一项所述的硅电容的制作方法，其特征在于，所述在所述
第一层ONO膜层上淀积一层原位磷掺杂多晶硅一时，所述LPCVD设备中通入反应气体硅烷和
磷烷，所述磷烷和硅烷的气体流量比为1:7
~8。
10.根据权利要求9所述的硅电容的制作方法，其特征在于，所述LPCVD设备中的工艺压力为500±50mT
or，工艺温度为530±30℃。
一种硅电容的制作方法
技术领域
[0001]本发明涉及硅电容制作技术领域，尤其涉及一种硅电容的制作方法。
背景技术
[0002]目前，在半导体制造中，硅电容是研究较多的一类电容器件。其主要特征为：耐高温，最高可达250℃；高可靠性，FIT＜0.017parts/billin hours；低漏电流，可达3nA；高电容值；适用于无铅回流焊工艺等。其应用十分广泛，可以为汽车、军事、航天等提供高可靠性的器件。如何在沟槽结构中制造性能优异的硅电容器件，选择何种结构的电容以及电容、电极的材料都是影响最终成品器件电性能的关键。
[0003]因此，如何提供一种能够在沟槽结构中制作硅电容的方法成为本领域技术人员亟待解决的技术问题。
发明内容
[0004]本发明旨在至少解决现有技术中存在的技术问题之一，提供一种硅电容的制作方法，以解决现有技术中的问题。
[0005]作为本发明的一个方面，提供一种硅电容的制作方法，其中，所述硅电容的制作方法包括：
[0006]S110、提供硅片作为硅片衬底以及提供LPCVD设备；
[0007]S120、在所述硅片衬底上制备多个深度为80μm、宽度为2μm的沟槽；
[0008]S130、在形成有沟槽的硅片衬底上掺磷杂质做饱和掺杂，以形成电容的下电极；[0009]S140、将掺杂磷杂质的硅片衬底放入所述LPCVD设备中，采用HTO工艺淀积一层SiO2层；
[0010]S150、采用LPCVD工艺在SiO2层上淀积一层Si3N4层；
[0011]S160、重复步骤S140，采用HTO工艺在所述Si3N4层上淀积一层SiO2层，得到第一层ONO膜层；
[0012]S170、采用LPCVD工艺在所述第一层ONO膜层上淀积一层原位磷掺杂多晶硅一；[0013]S180、重复步骤S140、步骤S150、步骤S160和步骤S170，采用相同的工艺参数，依次淀积一层SiO2层、一层Si3N4层和原位磷掺杂多晶硅二，形成双ONO型电容并联结构。[0014]优选地，所述硅电容的制作方法还包括在步骤S180之后进行的：
[0015]采用图形转移的方式通过多晶光刻和腐蚀后形成电容的上下电极；
[0016]采用磁控溅射淀积A1-Si-Cu金属层，实现多个沟槽结构中ONO型硅电容的并联；[0017]通过对通孔光刻、腐蚀和钝化淀积，对钝化孔光刻、腐蚀和合金的工序获得多个并联的电容器件。
[0018]优选地，所述采用图形转移的方式通过多晶光刻和腐蚀后形成电容的上下电极包括：
[0019]将所述原位磷掺杂多晶硅一和所述原位磷掺杂多晶硅二进行光刻和腐蚀，形成电
容的上电极和下电极。
[0020]优选地，所述采用磁控溅射淀积Al-Si-Cu金属层，实现多个沟槽结构中ONO型硅电容的并联包括：
[0021]采用磁控溅射淀积第一层Al-Si-Cu金属层；
[0022]在所述第一层Al-Si-Cu金属层上淀积一层介质层；
[0023]在所述介质层上淀积第二层Al-Si-Cu金属层；
[0024]所述第一层Al-Si-Cu金属层将硅片衬底与所述原位磷掺杂多晶硅二连接；[0025]所述第二层Al-Si-C
u金属层将所述原位磷掺杂多晶硅一相连。
[0026]优选地，在所述LPCVD设备中采用HTO工艺淀积一层SiO2层时，所述LPCVD设备中通入反应气体二氯二氢硅和一氧化二氮气，二氯二氢硅和一氧化二氮气的气体流量比为1∶4～5。
[0027]优选地，所述LPCVD设备中的工艺压力为250±50mTor，工艺温度为830±30℃。[0028]优选地，所述采用LPCVD工艺在SiO2层上淀积一层Si3N4层时，在所述LPCVD设备中通入反应气体二氯二氢硅和氨气，气体二氯二氢硅和氨气的气体流量比为1∶6～7。[0029]优选地，所述LPCVD设备中的工艺压力为400±40mTor，工艺温度为730±30℃。[0030]优选地，所述在所述第一层ONO膜层上淀积一层原位磷掺杂多晶硅一时，所述LPCVD设备中通入反应气体硅烷和磷烷，所述磷烷和硅烷的气体流量比为1∶7～8。[0031]优选地，所述LPCVD设备中的工艺压力为500±50mTor，工艺温度为530±30℃。[0032]本发明提供的硅电容的制作方法，采用HTO工艺淀积薄SiO2层，过程可控性强，SiO2层厚度均匀；采用掺杂的硅衬底作为电容的下电极，多晶硅作为电容的上电极；采用在深硅槽中制备ONO型并联硅电容，具有较高的电容值；采用业界常用的设备就可以完成；采用常用器件制作中的工艺流程，完全和MOS工艺流程兼容。
附图说明
[0033]附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起
用于解释本发明，但并不构成对本发明的限制。在附图中：
[0034]图1为本发明提供的硅电容的制作方法的流程图。
[0035]图2为本发明提供的ONO型硅电容结构示意图。
[0036]图3为本发明提供的多个沟槽结构的硅电容并联电路图。
[0037]图4为本发明提供的多个沟槽结构的硅电容并联剖面结构示意图。
具体实施方式
[0038]以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
[0039]需要说明的是，低压化学气相沉积，Low Pressure Chemical Vapor Deposition，简称LPCVD。
[0040]作为本发明的一个方面，提供一种硅电容的制作方法，其中，如图1所示，所述硅电容的制作方法包括：
[0041]S110、提供硅片作为硅片衬底以及提供LPCVD设备；
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议