(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 (43)申请公布日 (21)申请号 201711212088.3
(22)申请日 2017.11.27
(71)申请人 中国航空工业集团公司西安航空计
算技术研究所
地址 710000 陕西省西安市锦业二路15号
(72)发明人 任晓琨 闫稳 张桢 李林 禹勇
樊瑞
(74)专利代理机构 中国航空专利中心 11008
代理人 王世磊
(51)Int.Cl.
H03K 19/00(2006.01)
H03K 19/003(2006.01)
H03K 19/20(2006.01)
(54)发明名称
(57)摘要
本发明涉及一种表决电路，特别涉及一种余
度控制三取二表决电路。所述的表决电路包括A、
B、C三系，每一系中都包括两个PMOS管和一个二
极管，两个PMOS管G端连接同一控制信号，一号
PMOS管的S端连接电源，二号PMOS管的D端通过二
极管连接外部负载；A系中一号PMOS管的D端连接
B系中二号PMOS管的S端；B系中一号PMOS管的D端
连接C系中二号PMOS管的S端；C系中一号PMOS管
的D端连接A系中二号PMOS管的S端。通过纯硬件
结构进行三取二余度表决控制，降低软硬件紧耦
合程度，
提高任务可靠性。权利要求书1页 说明书3页 附图1页CN 109842405 A 2019.06.04
C N 109842405
A
1.一种余度控制三取二表决电路，其特征为：所述的表决电路包括A、B、C三系，每一系中都包括两个PMOS管和一个二极管，两个PMOS管G端连接同一控制信号，一号PMOS管的S端连接电源，二号PMOS管的D端通过二极管连接外部负载；
A系中一号PMOS管的D端连接B系中二号PMOS管的S端；
B系中一号PMOS管的D端连接C系中二号PMOS管的S端；
C系中一号PMOS管的D端连接A系中二号PMOS管的S端。
2.根据权利要求1所述一种余度控制三取二表决电路，其特征为：PMOS管的通流能力大于6.5A，漏源击穿电压≥100V。
3.根据权利要求1所述一种余度控制三取二表决电路，其特征为：所述的三取二表决电路特别适用于航空领域电磁阀控制系统。
4.根据权利要求3所述一种余度控制三取二表决电路，其特征为：所述电磁阀功率大于100W。
权 利 要 求 书1/1页CN 109842405 A
一种余度控制三取二表决电路
[0001]在一种余度控制三取二表决电路
技术领域
[0002]本发明涉及一种表决电路，特别涉及一种余度控制三取二表决电路。
背景技术
[0003]在航空电子设备控制领域，由于其任务可靠性要求高，因此通常会出现多余度表决控制的使用场景，但部分使用场景中，由于作动器无法实现多余度，因此会出现控制电路多余度，作动器单余度的使用场景。
[0004]传统的余度控制表决是由软件参与逻辑表决运算，输出表决结果控制外部相应的作动器进行动作。这种方式加大了软件开销，使软件和硬件紧耦合，降低了任务可靠性。 发明内容
[0005]本发明解决的技术问题：本发明的目的是提供一种纯硬件结构进行三取二余度表决控制电路，降低软硬件紧耦合程度，提高任务可靠性。
[0006]本发明的技术方案：一种余度控制三取二表决电路，其特征为：所述的表决电路包括A、B、C三系，每一系中都包括两个PMOS管和一个二极管，两个PMOS管G端连接同一控制信号，一号PMOS管的S端连接电源，二号PMOS管的D端通过二极管连接外部负载；
[0007]A系中一号PMOS管的D端连接B系中二号PMOS管的S端；
[0008]B系中一号PMOS管的D端连接C系中二号PMOS管的S端；
[0009]C系中一号PMOS管的D端连接A系中二号PMOS管的S端。
[0010]优选地，PMOS管的通流能力大于6.5A，漏源击穿电压≥100V。
[0011]优选地，所述的三取二表决电路特别适用于航空领域电磁阀控制系统。
[0012]优选地，所述电磁阀功率大于100W。
[0013]本发明的有益效果：通过纯硬件结构进行三取二余度表决控制，降低软硬件紧耦合程度，提高任务可靠性。
附图说明
[0014]图1为实施例中余度控制三取二表决电路示意图。
具体实施方式
[0015]参见图1，一种余度控制三取二表决电路主要由PMOS管V1、PMOS管V2、PMOS管V3、PMOS管V4、PMOS管V5、PMOS管V6、二极管V7、二极管V8、二极管V9和外部负载作动器R1构成。其特征在于：
[0016](1)PMOS管V1、PMOS管V2和二极管V7构成A系表决电路；PMOS管V3、PMOS管V4和二极管V8构成B系表决电路；PMOS管V5、PMOS管V6和二极管V9构成C系表决电路；A系、B系、C系构
成三余度控制电路；
[0017](2)机上28V直流电源连接到A系PMOS管V1的S端、B系PMOS管V3的S端、C系PMOS管V5的S端；
[0018](3)PMOS管V1的D端连接到PMOS管V4的S端，PMOS管V3的D端连接到PMOS管V6的S端，PMOS管V5的D端连接到PMOS管V2的S端；
[0019](4)PMOS管V2的D端连接到二极管V7的+端，PMOS管V4的D端连接到二极管V8的+端，PMOS管V6的D端连接到二极管V9的+端；
[0020](5)二极管V7的-端、二极管V8的-端、二极管V9的-端并联接到外部作动器负载R1的一端，外部作动器负载R1的另外一端连接到地；
[0021](6)PMOS管V1和PMOS管V2的G端并联接受A系的输出控制命令Con_A的使能控制执行MOS管的导通和关断操作；
[0022](7)PMOS管V3和PMOS管V4的G端并联接受B系的输出控制命令Con_B的使能控制执行MOS管的导通和关断操作；
[0023](8)PMOS管V5和PMOS管V6的G端并联接受C系的输出控制命令Con_C的使能控制执行MOS管的导通和关断操作；
[0024](9)当A系输出控制命令Con_A使能允许输出时，MOS管V1和V2导通；当B系输出控制命令Con_B使能允许输出时，MOS管V3和V4导通；当C系输出控制命令Con_C使能允许输出时，MOS管V5和V6导通；(10)整个表决电路运行时电路状态见表1；
[0025]表1 三系表决电路状态表
[0026]
[0027]注：Con_A＝0代表输出不使能，Con_A＝0代表输出使能。
[0028](11)从表1可以看出，硬件电路自动执行了三取二余度表决的操作，当有两系以上使能时，才能对外形成有效输出，能够容忍系统的单系故障，可以有效提高任务可靠性。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议