[19]
中华人民共和国国家知识产权局
[12]发明专利申请公布说明书
[11]公开号CN 101169916A [43]公开日2008年4月30日
[21]申请号200710191034.3[22]申请日2007.12.04
[21]申请号200710191034.3
[71]申请人东南大学
地址210096江苏省南京市四牌楼2号
[72]发明人孙伟锋 庄华龙 吴虹 李海松 陆生礼
时龙兴 [74]专利代理机构南京经纬专利商标代理有限公司代理人奚幼坚
[51]Int.CI.G09G 3/28 (2006.01)G09G 3/20 (2006.01)H01J 17/49 (2006.01)
H03K 17/687 (2006.01)
权利要求书 1 页 说明书 4 页 附图 4 页
[54]发明名称
耗高压驱动电路
[57]摘要
一种降低驱动芯片高压驱动电路功耗的方法，
该方法基于电荷共享的原理，即屏电容通过从其他
电位，当屏电容转换为低电位时，它的电荷将转移
到其他转换为高电位的输出端电容，使外电源加到
电极上的电荷明显减少，而使总功率得以显著降低。
根据上述方法设计的一种低功耗高压驱动电路，包
括设有电平转换级、输出缓冲级、输出驱动级构成
的现有高压驱动电路，其特征是设置一能量恢复电
路模块，该模块包括电平转换级、两级缓冲单元构
成的输出缓冲级，电平转换级、两级缓冲单元中的
第一级输出缓冲单元及第二级输出缓冲单元分别与
前述现有技术电平转换级、输出缓冲级、输出驱动
级的电路及连接关系相同，输出缓冲级后级连一高
压开关管级，高压开关管级的输出接高压驱动电路
的输出端。
200710191034.3权 利 要 求 书第1/1页 1.一种降低驱动芯片高压驱动电路功耗的方法，其特征是该方法基于电荷共享的原理，即屏电容通过从其他输出端电容由高转低所释放的电荷的转移充电至高电位。同样，当屏电容转换为低电位时，它的电荷将转移到其他转换为高电位的输出端电容，使外电源加到电极上的电荷明显减少，而使总功率得以显著降低。
2.根据权利要求1所述方法设计的的低功耗高压驱动电路，包括设有电平转换级、输出缓冲级、输出驱动级构成的高压驱动电路，其特征是设置一能量恢复电路模块，该模块包括电平转换级、两级缓冲单元构成的输出缓冲级，电平转换级、两级缓冲单元中的第一级输出缓冲单元及第二级输出缓冲单元分别与前
述电平转换级、输出缓冲级、输出驱动级的电路及连接关系相同，输出缓冲级后级连一高压开关管级，高压开关管级的输出接高压驱动电路的输出端。
3.根据权利要求2所述的低功耗高压驱动电路，其特征是高压开关管级包括一个双沟道PMOS高压开关管及一个串联的双沟道虚拟PMOS高压开关管，高压PMOS开关管的衬底和源极相连在一起，并接到公共端EC，高压PMOS管的漏极接输出驱动级的输出端，虚拟高压PMOS开关管的源极和漏极相连在一起并与高压PMOS开关管的漏极连接在一起，高压PMOS管的栅极输入端和虚拟高压PMOS管的栅极输入端分别与第一级输出缓冲单元的输出端及输出缓冲级的输出端相连接。
200710191034.3说 明 书第1/4页降低驱动芯片高压驱动电路功耗的方法及其低功耗高压驱动电路
技术领域
本发明涉及PDP驱动芯片用的高压驱动电路，尤其是一种降低驱动芯片高压驱动电路功耗的方法及其低功耗高压驱动电路，适用于等离子平板显示器驱动芯片。 背景技术
彩PDP是电容性显示器件，它的工作波形主要是脉冲电压信号。虽然PDP显示屏的寄生电容并不消耗能量，但是它们的充电与放电将导致在电路的电阻及电极引线电阻中存在能量耗损。这样系统的功耗会大幅增加，并且会带来系统的E M I问题和稳定性降低。 为了减少能量损耗，能量恢复技术已被所有的
彩PDP电路所采用。最初，能量恢复技术只是应用于维持驱动电路，但随着维持驱动功耗的下降以及寻址速度的不断提高，寻址驱动电路的功耗已经比较显著了，因此，近年来寻址驱动芯片也逐渐开始采用能量恢复技术。
芯片功耗主要包括逻辑部分功耗和高压驱动功耗部分。一般要求逻辑部分功耗小于20mW，高压部分功耗小于200mW。随着芯片输出路数的增加以及频率的提高，功耗也显著增加，已经远大于200mW。由于PDP长期工作在高压状态，功耗过大会导致电路过热，引起系统不稳定。能量恢复技术在彩PDP的低功耗驱动方面已占据了非常重要的地位。 发明内容
本发明目的是提供一种降低驱动芯片高压驱动电路功耗的方法及其低功耗高压驱动电路，采用如下技术方案来实现：一种降低驱动芯片高压驱动电路功耗的方法，其特征是该方法基于电荷共享的原理，即屏电容通过从其他输出端电容由高转低所释放的电荷的转移充电至高电位。同样，当屏电容转换为低电位时，它的电荷将转移到其他转换为高电位的输出端电容，使外电源加到电极上的电荷明显减少，而使总功率得以显著降低。 根据上述方法设计的的一种低功耗高压驱动电路，包括设有电平转换级、输出缓冲级、输出驱动级构成的现有高压驱动电路，其特征是设置一能量恢复电路模块，该模块包括电平转换级、两级缓冲单元构成的输出缓冲级，电平转换级、两级缓冲单元中的第一级输出缓冲单元及第二级输出缓冲单元分别与前述现有技术电平转换级、输出缓冲级、输出驱动级的电路及连接关系相同：第二级输出缓冲单元的高压PMOS管栅极输入端作为第二级输出缓冲单元的输入端与第一级输出缓冲单元的输
出端相连，第二级输出缓冲单元的高压NMOS 管栅极输入端作为第二级输出缓冲单元的输入端且该输入端接低压驱动电路的输出端，第二级输出缓冲单元的高压PMOS管的源极接电源VCC，第二级输出缓冲单元的高压NMOS管的漏与高压PMOS管的漏连接形成接点，作为第二输出缓冲单元的输出级并作为输出缓冲级的输出端；输出缓冲级后级连一高压开关管级，高压开关管级的输出接高压驱动电路的输出端。
高压开关管级包括一个双沟道PMOS高压开关管及一个串联的双沟道虚拟PMOS高压开关管，高压PMOS开关管的衬底和源极相连在一起，并接到公共端EC，高压PMOS管的漏极
接输出驱动级的输出端，高压PMOS管的栅极输入端接第一级输出缓冲单元的输出端(或输出缓冲级的输出端)，虚拟高压PMOS开关管的源极和漏极相连在一起并与高压PMOS开关管的漏极连接在一起，虚拟高压PMOS管的栅极输入端与输出缓冲级的输出端(或第一级输出缓冲单元的输出端)相连。
与现有技术相比，本发明具有如下优点及有益效果：
(1)本发明方法基于电荷共享的原理，即屏电容通过从其他输出端电容由高转低所释放的电荷的转移充电至高电位。同样，当屏电容转换为低电位时，它的电荷将转移到其他转换为高电位的输出端电容。这样真正由外电源加到电极上的电荷可以明显减少，从而使总功率得以显著降低。
(2)本电路可以回收一部分流失的能量，把能量恢复电路嵌入到芯片中，可以明显降低驱动芯片电源电压的能量损耗，提高能量利用率。
(3)本电路能量恢复模块结构简单，成本低，以较少的面积获得相同的能量恢复的性能，具有相当不错的能量恢复效率，提高了芯片工作的稳定性。
(4)驱动高压开关管的前一级采用了缓冲级，极大降低了电平转换级高压管的尺寸要求，这样也降低了电平转换级同时导通电流的大小，进一步降低了功耗。
(5)本电路的高压开关管采用的是双沟道高压器件。与普通的高压器件相比，它具有双向导通作用，控制着每一路能量恢复模块输出与EC公共端的通路。也就是说，当本路输出由低变高时，其它由高变低的输出端的一部分电荷通过开关管转移到本路；当本路输出由高变低时，电荷通过开关管转移到其它由低变高的输出端。这样，电荷的共享转移就节省了不少原本应由电源电压提供的能量，降低了电源的功耗。
(6)本电路采用了虚拟开关管。在尺寸最大的高压开关管串联一个虚拟开关管，它被用来提供与前一级开关管反相的时钟馈入。在单片集成电路开关中，时钟馈通效应是最严重的限制之一。这是一个虽不希望但却不可避免的影响。采用虚拟开关管，可以有效地降低开关管带来的时钟馈通效应。而开关管的面积将被设计成提供最小的时钟馈通。在高压电路中，时钟馈通电流的降低将减少一部分功耗。
附图说明
图1是本发明的高压驱动电路的原理图；
图2是本发明的能量恢复模块的电路原理图；
图3是本发明的开关晶体管和虚拟开关晶体管的电路原理图；
图4是本发明的高压驱动电路的输出电压及输出电流的波形示意图； 图5是本发明的能量恢复模块在不存在缓冲级和存在缓冲级时，电平转换级同时导通电流的波形比较图；
图6是本发明在不存在虚拟开关管和存在虚拟开关管时，高压PMOS开关管P431的时钟馈通电流的波形比较图。
具体实施方式
参看图1-3，本发明电路由电平转换级1、输出缓冲级2、输出驱动级3构成的现有技术高压驱动电路以及能量恢复模块4组成。电平转换级1包含两个厚栅氧P M O S管、两个薄
栅氧NMOS管，它的两输入端分别为第一时序信号LV1输入端和第二时序LV2输入端。输出缓冲级2包含一个厚栅氧P M O S管和一个厚栅氧N M O S管。它的P M O S管栅极输入端与电平转换级1的输出端Q12相连，NMOS管栅极输入端为第三时序LV3输入端。输出驱动级3也包含一个厚栅氧PMOS管和一个
厚栅氧NMOS管。它的PMOS管栅极输入端与输出缓冲级2的输出端Q2相连，NMOS管栅极输入端为第四时序LV4输入端。
能量恢复模块4包括电平转换级41、输出缓冲级42、高压开关管级43。 电平转换级41包含两个厚栅氧高压PMOS管P411和P412、两个薄栅氧高压NMOS管，两个高压NMOS管N411和N412的栅极分别作为电平转换级41的两输入端并分别为第五时序信号S1输入端和第六时序S2输入端。两个高压N M O S管N411和N412的源极接地，两个高压P M O S管P411和P412的源极接电源V C C，两个高压P M O S管中的高压P M O S管P411的栅极与另一个高压PMOS管P412的漏极接在一起，相应地，高压PMOS管P412的栅极与高压P M O S管P411的漏极接在一起。用于接收第五时序信号S1的高压N M O S管N411的漏与两个高压P M O S管P411和P412的高压P M O S管P411的漏连接并形成接点Q411，用于接收第六时序信号S2的高压N M O S管N412的漏与两个高压P M O S管P411和P412的高压P M O S 管P412的漏连接并形成接点Q412。
输出缓冲级42包括两个输出缓冲单元421、422，输出缓冲单元421包含一个厚栅氧PMOS 管P421和一个厚栅氧N M O S管N421。第一级输出缓冲单元421的P M O S管P421栅极输入端作为输出缓冲级42的输入端并与电平转换级41的输出端Q412相连，N M O S管N421栅极输入端作为输出缓冲级42的输入端且该输入端为第七时序S3输入端。第一级输出缓冲单元421的高压PMOS管P421的源极接电源VCC，用于接收第七时序S3输入端的高压NMOS 管N421的漏与高压PMOS管P421的漏连接形成接点Q421并作
为第一级输出缓冲单元421的输出端。第二级输出缓冲单元422的高压PMOS管P422栅极输入端作为第二级输出缓冲单元422的输入端与第一级输出缓冲单元421的输出端Q421相连。第二级输出缓冲单元422的高压NMOS管N422栅极输入端作为第二级输出缓冲单元422的输入端且该输入端为第八时序S4输入端。第二级输出缓冲单元422的高压P M O S管P422的源极接电源V C C，用于接收第八时序S4输入端的高压N M O S管N422的漏与高压P M O S管P422的漏连接形成接点Q422作为第二输出缓冲单元422的输出级并作为输出缓冲级42的输出端。 能量恢复模块的重点在于高压开关管级43的电路，包括高压PMOS开关管P431和高压PMOS开关管P432。高压PMOS开关管P431采用的是双沟道高压器件结构，即电流可以实现双向导通。高压PMOS开关管P431的衬底和源相连在一起，并接到公共端EC，高压PMOS 管P431的漏极接输出驱动级3的输出端Q，高压P M O S管P431的栅极输入端接第一级输出缓冲单元421的输出端Q421。高压P M O S开关管P432作为虚拟开关管，采用的也是双沟道高压器件结构。高压PMOS管P432的源极和漏极相连在一起并与高压PMOS开关管P431的漏极连接在一起，高压PMOS管P432的栅极输入端与输出缓冲级的输出端Q422相连。高压开关管级中的双沟道开关管是关键器件，它在整个能量恢复模块里起到核心作用。驱动芯片的每一路输出通过这个双沟道高压开关管连接在一起进行电荷共享以达到能量恢复的目的。而能量恢复模块中的电平转换级和缓冲级部分用来控制这个双沟道开关管的开
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议