(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 (43)申请公布日 (21)申请号 201810987975.6
(22)申请日 2018.08.28
(71)申请人 电子科技大学
地址 611731 四川省成都市高新区（西区）
西源大道2006号
(72)发明人 唐鹤 何生生 曹文臻 张浩松
李跃峰
(74)专利代理机构 成都点睛专利代理事务所
(普通合伙) 51232
代理人 葛启函
(51)Int.Cl.
H03M 1/06(2006.01)
(54)发明名称
(57)摘要
基于冗余位的比较器失调电压校准方法，属
阵列包括冗余位电容的SAR ADC，首先利用DAC电
利用DAC电容阵列中的量化电容对输入电压采样
并量化得到第二量化码字，将第二量化码字减去
第一量化码字与理想量化码字的差值，即可得到
经过校准比较器失调电压之后的SAR ADC的输出
量化码字，最后将输出量化码字的位数转换为正
确位数即完成校准。本发明具有灵活性高、可校
准的失调电压范围大和完全保证了SAR ADC的量
化范围的特点。权利要求书1页 说明书5页 附图3页CN 108988859 A 2018.12.11
C N 108988859
A
1.基于冗余位的比较器失调电压校准方法，用于校准逐次逼近模数转换器得到的输出量化码字中的比较器失调电压，所述逐次逼近模数转换器的DAC电容阵列包括冗余电容和量化电容，将所述DAC电容阵列中的每一个冗余电容和每一个量化电容都分裂为电容值相等的两个电容用于构成第一分裂电容阵列和第二分裂电容阵列，所述第一分裂电容阵列包括所述DAC电容阵列中的每一个冗余电容和每一个 量化电容分裂之后的其中一个电容，所述第二分裂电容阵列包括所述DAC电容阵列中的每一个冗余电容和每一个量化电容分裂之后的另一个电容；
其特征在于，所述比较器失调电压校准方法包括如下步骤：
步骤一、将所述第一分裂电容阵列和第二分裂电容阵列中所有电容上极板连接共模电压，利用第一分裂电容阵列和第二分裂电容阵列中所有电容下极板对0采样；
步骤二、断开所述第一分裂电容阵列和第二分裂电容阵列中所有电容上极板与共模电压的连接，所述逐次逼近模数转换器对步骤一得到的采样电压进行量化产生第一量化码字；
步骤三、将所述第一分裂电容阵列和第二分裂电容阵列中所有电容上极板连接共模电压，将所述第一分裂电容阵列和第二分裂电容阵列中所有量化电容分裂之后的电容的下极板连接输入电压，将所述第一分裂电容阵列中所有冗余电容分裂之后的电容的下极板连接正向基准电压，将所述第二分裂电容阵列中所有冗余电容分裂之后的电容的下极板连接负向基准电压；
步骤四、断开所述第一分裂电容阵列和第二分裂电容阵列中所有电容上极板与共模电压的连接，所述逐次逼近模数转换器对步骤三得到的采样电压进行量化产生第二量化码字；
步骤五、经过校准比较器失调电压之后的所述逐次逼近模数转换器的输出量化码字＝第二量化码字-(第
一量化码字-理想量化码字)，所述理想量化码字为在比较器无失调电压的理想情况下对0量化得到的量化码字；
步骤六、将步骤五中得到的所述逐次逼近模数转换器的输出量化码字转换为减去冗余电容对应位的二进制码。
2.根据权利要求1所述的基于冗余位的比较器失调电压校准方法，其特征在于，所述逐次逼近模数转换器为单端采样，比较器其中一个输入端连接所述DAC电容阵列，步骤一利用第一分裂电容阵列和第二分裂电容阵列中所有电容下极板对0采样的具体做法为：将所述第一分裂电容阵列和第二分裂电容阵列中所有电容下极板连接地电压。
3.根据权利要求1所述的基于冗余位的比较器失调电压校准方法，其特征在于，所述逐次逼近模数转换器为双端采样，比较器的两个输入端各连接一个所述DAC电容阵列，步骤一利用第一分裂电容阵列和第二分裂电容阵列中所有电容下极板对0采样的具体做法为：将所述第一分裂电容阵列中所有电容下极板连接正向基准电压，将所述第二分裂电容阵列中所有电容下极板连接负向基准电压。
权 利 要 求 书1/1页CN 108988859 A
基于冗余位的比较器失调电压校准方法
技术领域
[0001]本发明属于模拟集成电路技术领域，具体涉及一种基于冗余位的比较器失调电压校准方法，用于校准逐次逼近型模数转换器(以下简称SAR ADC)得到的输出量化码字中的比较器失调电压。
背景技术
[0002]相对于模拟电路而言，数字电路拥有抗干扰能力强、可靠性高、集成度高等特点。因此数字电路在信号处理领域的应用极其广泛。数字电路处理的是数字信号，而自然界中大多数信号为模拟信号，把模拟信号转化为数字信号的模块称为模数转换器(以下简称ADC)。常见的ADC分为快闪型ADC、流水线型ADC、Σ-Δ型ADC以及逐次逼近(SAR)型ADC，用户可根据速度和精度需求选择合适的ADC。
[0003]比较器是各类ADC中最关键的模块之一，ADC越来越高的速度和精度要求为比较器的设计带来巨大挑战。由于工艺失配，比较器存在固有的失调电压，该电压甚至可以达到几十毫伏，严重影响比较器的输入范围。比较器的输入失调存储(IOS：Input Offset Storage)和输出失调存储(OOS：Output Offset Storage)是两种常用的比较器失调消除技术。但二者均引入前级放大器和开关逻辑，限制了比较器的速度，增加了设计复杂度，甚至因为开关的沟道电荷注入引入额外的失调误差。逐次逼近型模数转换器(SAR ADC)本身有较复杂的开关时序逻辑，因此，若在SAR ADC中使用输入失调存储或输出
失调存储来消除失调电压，将进一步加大时序逻辑的复杂度，增加设计难度。
[0004]传统的SAR ADC的量化过程是基于二进制搜索算法，该算法的执行过程中不存在相同的搜索范围内重叠的区间，也即一旦在搜索过程中一个范围被排除了，那么这个范围就会从搜索区间中去除，不再考虑。因此，对于每一个模拟输入电压，存在一个独一无二的数字码，ADC的模拟输入和数字码输出是一一对应的。这种算法不能容忍转换误差，一旦在某位的转换过程中出现误差，它就不能够再恢复和产生正确的输出码字。为解决这一问题可引入冗余位技术，使用低二进制(sub-radix-2)的搜索算法。低二进制的搜索算法存在相同的搜索范围内重叠的区间，同一个模拟输入可对应多个数字码输出，有一定的容错能力。对于N位的SAR ADC，低二进制的搜索算法需要超过N次的转换过程，得到的数字码的位数也将大于N。
发明内容
[0005]针对上述传统比较器失调消除技术存在的限制比较器速度、增加设计复杂度和引入额外失调误差的问题，本发明基于DAC电容阵列包括冗余位电容的SAR ADC，提出了一种利用冗余位技术校准SAR ADC中比较器的失调电压的方法，具有灵活性高、可校准的失调电压范围大和完全保证了SAR ADC的量化范围的特点。
[0006]本发明的技术方案为：
[0007]基于冗余位的比较器失调电压校准方法，用于校准逐次逼近模数转换器得到的输
出量化码字中的比较器失调电压，所述逐次逼近模数转换器的DAC电容阵列包括冗余电容和量化电容，将所述DAC电容阵列中的每一个冗余电容和每一个量化电容都分裂为电容值相等的两个电容用于构成第一分裂电容阵列和第二分裂电容阵列，所述第一分裂电容阵列包括所述DAC电容阵列中的每一个冗余电容和每一个量化电容分裂之后的其中一个电容，所述第二分裂电容阵列包括所述DAC电容阵列中的每一个冗余电容和每一个量化电容分裂之后的另一个电容；
[0008]所述比较器失调电压校准方法包括如下步骤：
[0009]步骤一、将所述第一分裂电容阵列和第二分裂电容阵列中所有电容上极板连接共模电压，利用第一分裂电容阵列和第二分裂电容阵列中所有电容下极板对0采样；[0010]步骤二、断开所述第一分裂电容阵列和第二分裂电容阵列中所有电容上极板与共模电压的连接，所述逐次逼近模数转换器对步骤一得到的采样电压进行量化产生第一量化码字；
[0011]步骤三、将所述第一分裂电容阵列和第二分裂电容阵列中所有电容上极板连接共模电压，将所述第一分裂电容阵列和第二分裂电容阵列中所有量化电容分裂之后的电容的下极板连接输入电压，将所述第一分裂电容阵列中所有冗余电容分裂之后的电容的下极板连接正向基准电压，将所述第二分裂电容阵列中所有冗余电容分裂之后的电容的下极板连接负向基准电压；
[0012]步骤四、断开所述第一分裂电容阵列和第二分裂电容阵列中所有电容上极板与共模电压的连接，所述逐次逼近模数转换器对步骤三得到的采样电压进行量化产生第二量化码字；
[0013]步骤五、经过校准比较器失调电压之后的所述逐次逼近模数转换器的输出量化码字＝第二量化码字-(第一量化码字-理想量化码字)，所述理想量化码字为在比较器无失调电压的理想情况下对0量化得到的量化码字；
[0014]步骤六、将步骤五中得到的所述逐次逼近模数转换器的输出量化码字转换为减去冗余电容对应位的二进制码。
[0015]具体的，所述逐次逼近模数转换器为单端采样，比较器其中一个输入端连接所述DAC电容阵列，步骤一利用第一分裂电容阵列和第二分裂电容阵列中所有电容下极板对0采样的具体做法为：将所述第一分裂电容阵列和第二分裂电容阵列中所有电容下极板连接地电压。
[0016]具体的，所述逐次逼近模数转换器为双端采样，比较器的两个输入端各连接一个所述DAC电容阵列，步骤一利用第一分裂电容阵列和第二分裂电容阵列中所有电容下极板对0采样的具体做法为：将所述第一分裂电容阵列中所有电容下极板连接正向基准电压，将所述第二分裂电容阵列中所有电容下极板连接负向基准电压。
[0017]本发明的有益效果为：本发明提出的基于冗余位的比较器失调电压校准方法适用于DAC电容阵列包括冗余位电容的SAR ADC，具有灵活性高、可校准的失调电压范围大和完全保证了SAR ADC的量化范围的特点。
附图说明
[0018]图1为本发明提出的基于冗余位的比较器失调电压校准方法适用的逐次逼近模数
转换器中DAC电容阵列在实施例中的结构示意图。
[0019]图2为本发明提出的基于冗余位的比较器失调电压校准方法在失调电压测试阶段时DAC电容阵列中所有电容极板电位示意图，其中图2(a)为DAC电容阵列对0采样的极板电位示意图，图2(b)为采样完成后比较器开始比较前的极板电位示意图。
[0020]图3为本发明提出的基于冗余位的比较器失调电压校准方法在正常工作阶段时DAC电容阵列中所有电容极板电位示意图，其中图3(a)为DAC电容阵列对输入电压采样的极板电位示意图，图3(b)为采样完成后比较器开始比较前的极板电位示意图。
具体实施方式
[0021]下面结合附图和具体实施例，对本发明进行详细的描述。
[0022]本发明提出的基于冗余位的比较器失调电压校准方法适用于DAC电容阵列含冗余位电容的逐次逼近模数转换器SAR ADC，如图1所示给出了一种SAR ADC中DAC电容阵列的结构，本实施例中以带有一位冗余位的12位差分结构的SAR ADC为例，包括分别连接比较器正负输入端的第一DAC电容阵列和第二DAC电容阵列，第一DAC电容阵列和第二DAC电容阵列均包括12位量化电容和1位冗余电容，将每位电容分类为两个电容值相等的电容分别用于组成第一分裂电容阵列和第二分裂电容阵列，第一DAC电容阵列中的第一分裂电容阵列CPA包括12个分裂之后的量化电容，权重分别为0.5、1、2、……1024，和一个分裂之后的冗余电容，权重为64；第一DAC电容阵列中的第二分裂电容阵列CPB、第二DAC电容阵列中的第一分裂电容阵列CNA和第二DAC电容阵列中的第二分裂电容阵列CNB的结构与第一DAC电容阵列中的第一分裂电容阵列CPA相同。
[0023]SAR ADC是一个线性系统，基于此，可通过简单的减法运算对比较器的失调电压进行消除。对于传统的N位理想SAR ADC，假设其量化范围为Vmin～Vmax，在输入电压分别为Vmin、Vmax时，输出码字分别为0、2^N-1。不妨设SAR ADC存在一个正值的失调电压Vos，则在输入电压为Vmax-Vos时，输出码字已达到最大码字2^N-1，此时即使通过减法运算消除失调电压，也无法还原Vmax-Vos～Vmax段的输入电压，从而导致了SAR ADC输入范围减小。[0024]通过以上对无法还原输入电压的原因的分析中可知，由于失调电压的存在，输入未达到最大Vmax时SAR ADC的输出已经达至能够表示的最大码字，而冗余位的引入可解决此问题。对于图1所示的本实施例中的带有一位冗余位的十二
位SAR ADC的DAC电容阵列，若在采样阶段冗余电容不参与对SAR ADC输入的采样，在输入电压分别为Vmin、Vmax时，量化完成后输出码字分别为64、8127。该十二位SAR ADC最大允许码字为2^13-1＝8191，因此有64个码字的冗余空间留给失调电压，对应的模拟值大小约为33mV，也即容许的失调电压范围为-33mV至33mV，此范围内的失调电压均可被校准并保证ADC的输入范围，因此本发明中在DAC电容阵列中加入冗余电容为失调电压提供冗余码字空间，其中冗余电容的个数和在DAC电容阵列中的位置可根据SAR ADC的失调大小进行设定，冗余电容的权重越高，所能校准的失调越大。
[0025]本发明提出的比较器失调电压校准方法有三个阶段：①失调电压测试阶段，由SAR ADC对输入为0时进行量化，得到第一量化码字D0；②正常工作阶段，SAR ADC对任意输入电压进行量化，得到第二量化码字Dvi；③失调电压校准输出阶段。
[0026]下面根据图1中的带有一位冗余位的十二位差分结构的SAR ADC，对本发明的校准
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议