覆铜、抑制晶须生成的方法、印刷电路板以及半导体装置[发明专利]

专利名称:覆铜、抑制晶须生成的方法、印刷电路板以及半导体装置
专利类型:发明专利
发明人:藤井延朗
申请号:CN200580024384.X
申请日:20050616
公开号:CN1989272A
公开日:
20070627
专利内容由知识产权出版社提供
摘要:本发明所提供的晶须生成被抑制的覆铜的特征为,由铜基材或铜合金基材、该基材表面所形成的铜扩散锡层、以及该铜扩散锡层表面所形成的纯锡层组成,该铜扩散锡层的厚度为,铜扩散锡层与纯锡层总厚度的55%以上;本发明还提供,布线图为铜基材或铜合金基材的印刷电路板以及半导体装置。根据本发明,能抑制引起短路之原因的15μm以上的长晶须的生成。
申请人:三井金属矿业株式会社
地址:日本东京都
国籍:JP
代理机构:北京金信立方知识产权代理有限公司

本文发布于:2024-09-21 22:27:42,感谢您对本站的认可!

本文链接:https://www.17tex.com/tex/1/400725.html

版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

标签:抑制   知识产权   基材
留言与评论(共有 0 条评论)
   
验证码:
Copyright ©2019-2024 Comsenz Inc.Powered by © 易纺专利技术学习网 豫ICP备2022007602号 豫公网安备41160202000603 站长QQ:729038198 关于我们 投诉建议