像素的制作方法

像素
1.相关申请的交叉引用
2.本技术要求于2021年8月9日提交的第10-2021-0104693号韩国专利申请的优先权及从其产生的所有权益，该韩国专利申请的内容通过引用全部包含于此。
技术领域
3.本公开的在此描述的实施例涉及一种像素和一种包括像素的显示装置。

背景技术：

4.通常，将图像提供给用户的电子装置(诸如，智能电话、数码相机、笔记本计算机、导航仪或智能电视机)包括用于显示图像的显示装置。显示装置产生图像，并且在显示屏幕上将产生的图像提供给用户。
5.显示装置可以包括包含用于产生图像的多个像素以及用于驱动像素的驱动器的显示面板。多个像素中的每一个可以包括发光元件、连接到发光元件的多个晶体管以及连接到晶体管的至少一个电容器。
6.近来，随着显示装置的技术的发展，已经开发了各种类型的显示装置，这些显示装置包括例如能够转变为弯曲形状或者可折叠或可卷曲的各种柔性显示装置。能够以各种方式变形的柔性显示装置可以易于携带，并且可以改善用户便利性。

技术实现要素：

7.一种柔性显示装置包括柔性显示面板。柔性显示面板可能易受外部冲击的损害。在柔性显示面板中，一些晶体管可能因外部冲击而损坏，使得像素可能无法正常地操作。
8.本公开的实施例提供了一种像素和一种包括该像素的显示装置，该像素用于防止晶体管由于外部冲击的损坏。
9.根据实施例，一种像素包括：发光元件，包括阳极和阴极；第一晶体管，连接在所述阳极与第一电力线之间；第二晶体管，连接在与所述第一电力线连接的所述第一晶体管与数据线之间；第三晶体管，连接在节点与所述阳极之间；以及绝缘层，覆盖所述第二晶体管和所述第三晶体管，其中，第一凹槽被限定在所述绝缘层的与所述第三晶体管相邻的部分中。
10.所述第一晶体管通过所述节点的电压来开关，所述第二晶体管通过写入扫描信号来开关，并且所述第三晶体管通过补偿扫描信号来开关。
11.所述绝缘层包括：缓冲层，设置在基底上；以及第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层，顺序地层叠在所述缓冲层上，其中，所述第二晶体管设置在所述缓冲层上，其中，所述第二绝缘层设置在所述第二晶体管上，其中，所述第三晶体管设置在所述第三绝缘层上，并且其中，所述第五绝缘层设置在所述第三晶体管上。
12.所述第一凹槽被限定为穿过所述第四绝缘层和所述第五绝缘层的彼此重叠的部分。
13.所述第三晶体管包括：源极电极、漏极电极和有源区，所述有源区在所述源极电极与所述漏极电极之间，其中，所述源极电极、所述漏极电极和所述有源区设置在所述第三绝缘层上；以及栅极电极，设置在所述第四绝缘层上，其中，所述第四绝缘层设置在所述第三绝缘层上以覆盖所述源极电极、所述漏极电极和所述有源区，其中，所述第五绝缘层设置在所述第四绝缘层上以覆盖所述栅极电极，其中，所述第一凹槽被限定在限定所述源极电极和/或所述漏极电极的半导体图案的一部分上，并且其中，所述第一凹槽暴露所述半导体图案的所述一部分。
14.第二凹槽被限定在所述绝缘层的与所述第三晶体管相邻的部分中，所述第二凹槽比所述第一凹槽深。
15.所述第二凹槽被限定为穿过所述第一绝缘层、所述第二绝缘层、所述第三绝缘层、所述第四绝缘层和所述第五绝缘层的彼此重叠的部分。
16.所述缓冲层的上表面的一部分凹陷预定深度，以将所述第二凹槽进一步限定在所述缓冲层中。
17.所述像素还包括：第六绝缘层，设置在所述第五绝缘层上，其中，所述第六绝缘层填充所述第一凹槽和所述第二凹槽。
18.第三凹槽被限定在所述绝缘层的与所述第二晶体管相邻的部分中。
19.所述第三凹槽被限定为穿过所述第一绝缘层、所述第二绝缘层、所述第三绝缘层、所述第四绝缘层和所述第五绝缘层的彼此重叠的部分。
20.所述缓冲层的上表面的一部分凹陷预定深度，以将所述第三凹槽进一步限定在所述缓冲层中。
21.所述第一绝缘层、所述第二绝缘层、所述第三绝缘层、所述第四绝缘层和所述第五绝缘层包括无机层，和/或，其中，所述第三绝缘层和所述第五绝缘层中的每一者的厚度大于所述缓冲层、所述第一绝缘层、所述第二绝缘层和所述第四绝缘层中的每一者的厚度，和/或，其中，所述第三绝缘层和所述第五绝缘层中的每一者包括多个无机绝缘层，所述多个无机绝缘层包括彼此不同的材料并且彼此层叠。
22.根据实施例，一种像素包括：发光元件，包括阳极和阴极；第一晶体管，连接在所述阳极与第一电力线之间，其中，所述第一晶体管通过节点的电压来开关；第二晶体管，连接在与所述第一电力线连接的所述第一晶体管与数据线之间，其中，所述第二晶体管通过写入扫描信号来开关；第三晶体管，连接在所述节点与所述阳极之间，其中，所述第三晶体管通过补偿扫描信号来开关；以及绝缘层，覆盖所述第二晶体管和所述第三晶体管。在这样的实施例中，第一凹槽被限定在所述绝缘层的与所述第三晶体管相邻的部分中。
23.根据实施例，一种像素包括：发光元件，包括阳极和阴极；第一晶体管，连接在所述阳极与第一电力线之间，其中，所述第一晶体管通过节点的电压来开关；第二晶体管，连接在与所述第一电力线连接的所述第一晶体管与数据线之间，其中，所述第二晶体管通过写入扫描信号来开关；第三晶体管，连接在所述节点与所述阳极之间，其中，所述第三晶体管通过补偿扫描信号来开关；以及绝缘层，覆盖所述第二晶体管和所述第三晶体管。在这样的实施例中，多个凹槽被限定在所述绝缘层的与所述第二晶体管相邻的部分和所述绝缘层的与所述第三晶体管相邻的部分中，并且所述多个凹槽中的一个的深度与所述多个凹槽中的另一个的深度不同。
24.根据实施例，一种显示装置包括像素。所述像素可以包括：发光元件，包括阳极和阴极；第一晶体管，连接在所述阳极与第一电力线之间，其中，所述第一晶体管通过节点的电压来开关；第二晶体管，连接在与所述第一电力线连接的所述第一晶体管与数据线之间，其中，所述第二晶体管通过写入扫描信号来开关；第三晶体管，连接在所述节点与所述阳极之间，其中，所述第三晶体管通过补偿扫描信号来开关；以及绝缘层，覆盖所述第二晶体管和所述第三晶体管。在这样的实施例中，第一凹槽和第二凹槽被限定在所述绝缘层的与所述第三晶体管相邻的部分中，并且所述第一凹槽和所述第二凹槽具有彼此不同的深度。
附图说明
25.通过参照附图详细地描述本公开的实施例，本公开的以上和其他特征将变得明显，在附图中：
26.图1是根据本公开的实施例的显示装置的透视图；
27.图2是图1中所示的显示装置的处于折叠状态的透视图；
28.图3是根据本公开的实施例的显示装置的透视图；
29.图4是图3中所示的显示装置的处于折叠状态的透视图；
30.图5是示出图1中所示的显示装置的截面的图；
31.图6是示出图5中所示的显示装置的截面的图；
32.图7是图5中所示的显示面板的实施例的平面图；
33.图8是示出图7中所示的一个像素的实施例的等效电路的图；
34.图9是用于驱动图8中所示的像素的信号的时序图；
35.图10是示出图8中所示的发光元件、第一晶体管、第四晶体管和第六晶体管的截面的图；
36.图11a、图11b、图11c、图11d、图11e、图11f和图11g是示出图8中所示的像素的实施例的平面结构的图；
37.图12是示出图11f中所示的第一凹槽的截面的图；
38.图13是示出图11f中所示的第二凹槽的截面的图；并且
39.图14是示出图11f中所示的第三凹槽的截面的图。
具体实施方式
40.现在将在下文中参照附图更充分地描述本实用新型，在附图中示出了各种实施例。然而，本实用新型可以以许多不同的形式实现，并且不应被解释为限于在此阐述的实施例。相反，这些实施例被提供为使得本公开将是透彻的和完整的，并且将向本领域技术人员充分地传达本实用新型的范围。
41.在本说明书中，当元件(或区域、层或部分(部件)等)被称为“在”另一元件“上”、“连接到”另一元件或“耦接到”另一元件时，这表明所述元件可以直接在所述另一元件上/直接连接到所述另一元件/直接耦接到所述另一元件，或者第三元件可以在所述元件与所述另一元件之间。相比之下，当元件被称为“直接在”另一元件“上”时，不存在居间元件。
42.同样的附图标记表示同样的元件。此外，在附图中，为了技术内容的有效描述，可以夸大元件的厚度、比率和尺寸。
43.在此使用的术语仅出于描述特定实施例的目的，并且不意图进行限制。如在此使用的，“一”、“一个(种/者)”、“所述/该”和“至少一个(种/者)”不表示对数量的限制，而是意图包括单数和复数两者，除非上下文另外清楚地指出。例如，“一个元件”与“至少一个元件”具有相同的含义，除非上下文另外清楚地指出。“至少一个(种/者)”将不被解释为对“一”或“一个(种/者)”进行限制。“或”意味着“和/或”。如在此使用的，术语“和/或”包括一个或多个相关所列项的任何组合和全部组合。还将理解的是，术语“包括”和/或其变型或者“包含”和/或其变型当用在本说明书中时，说明存在所陈述的特征、区、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其他特征、区、整体、步骤、操作、元件、组件和/或它们的组。
44.尽管在此可以使用诸如“第一”或“第二”等的术语来描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本公开的权利要求的范围的情况下，第一元件可以被称为第二元件，并且相似地，第二元件可以被称为第一元件。除非上下文另外清楚地指出，否则单数形式意图包括复数形式。
45.此外，术语“在
……
下面(下方)”、“下”、“在
……
上方”、“上”等用于描述附图中示出的多个元件之间的相互关系。这些术语是相对概念，并且基于附图中所示的方向进行描述。
46.除非另外定义，否则在本说明书中使用的所有术语(包括技术术语和科学术语)具有与本公开所属的领域的技术人员所通常理解的含义相同的含义。此外，除非在此明确地定义，否则术语(诸如在通用的词典中定义的术语)应被解释为具有与在相关技术的上下文中的含义一致的含义，并且不应以理想的或过于形式化的含义进行解释。
47.在此参照作为理想化实施例的示意图的截面图来描述实施例。如此，将预期到例如由制造技术和/或公差导致的图示的形状的变化。因此，在此描述的实施例不应被解释为限于如在此示出的区的特定形状，而是应解释为包括例如由制造导致的形状上的偏差。例如，示出或描述为平坦的区可以通常具有粗糙的和/或非线性的特征。此外，示出的锐角(或尖角)可以是圆形的(倒圆的)。因此，图中示出的区在本质上是示意性的，并且它们的形状不意图示出区的精确形状且不意图限制当前的权利要求的范围。
48.在下文中，将参考附图详细地描述本公开的实施例。
49.图1是根据本公开的实施例的显示装置的透视图。图2是图1中所示的显示装置的处于折叠状态的透视图。
50.参照图1，显示装置dd的实施例可以具有矩形形状，该矩形形状具有在第一方向dr1上的长边和在与第一方向dr1交叉的第二方向dr2上的短边。然而，本公开不限于此，并且可选地，显示装置dd可以具有诸如圆形和其他多边形的各种形状。显示装置dd可以是柔性显示装置。
51.在下文中，与由第一方向dr1和第二方向dr2限定的平面基本垂直地交叉的方向被限定为第三方向dr3。此外，在本说明书中，“当从平面观察时”可以被定义为“在从第三方向dr3观察的状态下”。
52.在实施例中，显示装置dd可以包括折叠区域fa和多个非折叠区域nfa1和nfa2。非折叠区域nfa1和nfa2可以包括第一非折叠区域nfa1和第二非折叠区域nfa2。折叠区域fa可以设置在第一非折叠区域nfa1与第二非折叠区域nfa2之间。折叠区域fa、第一非折叠区域
nfa1和第二非折叠区域nfa2可以布置在第一方向dr1上。
53.显示装置dd的上表面可以被定义为显示表面ds，并且可以在由第一方向dr1和第二方向dr2限定的平面上。通过显示装置dd产生在显示表面ds上的图像im可以被提供给用户。
54.显示表面ds可以包括显示区域da和在显示区域da周围的非显示区域nda。显示区域da可以显示图像，并且非显示区域nda可以不显示图像。非显示区域nda可以围绕显示区域da，并且可以限定显示装置dd的以特定颜印刷的边界。
55.参照图2，显示装置dd可以是被折叠或展开的可折叠的显示装置dd。在实施例中，例如，当折叠区域fa绕与第二方向dr2平行的折叠轴fx弯折时，显示装置dd可以折叠。折叠轴fx可以被定义为与显示装置dd的短边平行的短轴。
56.当显示装置dd折叠时，第一非折叠区域nfa1和第二非折叠区域nfa2可以彼此面对，并且显示装置dd的内折叠可以被执行为使得显示表面ds不暴露于外部。图2中示出了显示装置dd的外折叠，显示装置dd的外折叠被执行为使得显示表面ds暴露于外部。
57.图3是根据本公开的实施例的显示装置的透视图。图4是图3中所示的显示装置的处于折叠状态的透视图。
58.参照图3和图4，显示装置dd_1的实施例可以包括折叠区域fa'和多个非折叠区域nfa1'和nfa2'。非折叠区域nfa1'和nfa2'可以包括第一非折叠区域nfa1'和第二非折叠区域nfa2'。折叠区域fa'可以设置在第一非折叠区域nfa1'与第二非折叠区域nfa2'之间。折叠区域fa'、第一非折叠区域nfa1'和第二非折叠区域nfa2'可以布置在第二方向dr2上。
59.当折叠区域fa'绕与第一方向dr1平行的折叠轴fx'弯折时，显示装置dd_1可以折叠。折叠轴fx'可以被定义为与显示装置dd_1的长边平行的长轴。图1中所示的显示装置dd可以绕短轴折叠，而图3中所示的显示装置dd_1可以绕长轴折叠。显示装置dd_1的内折叠可以被执行为使得显示表面ds不暴露于外部。图4中示出了显示装置dd_1的外折叠，显示装置dd_1的外折叠被执行为使得显示表面ds暴露于外部。
60.在下文中，绕短轴可折叠的显示装置dd的实施例的结构将被描述，但不限于此。下面将描述的结构可以应用于绕长轴折叠的显示装置dd_1。
61.图5是示出图1中所示的显示装置的截面的图。
62.特别地，图5示出了从第一方向dr1观察的显示装置dd的实施例的截面。
63.参照图5，显示装置dd的实施例可以包括显示面板dp、输入感测部isp、抗反射层rpl、窗win、面板保护膜ppf以及第一粘合层al1至第三粘合层al3。
64.在这样的实施例中，显示面板dp可以是柔性显示面板。在实施例中，显示面板dp可以是发光显示面板，并且不被特别限制。在实施例中，例如，显示面板dp可以是有机发光显示面板或无机发光显示面板。有机发光显示面板的发光层可以包括有机发光材料。无机发光显示面板的发光层可以包括量子点和量子棒等。在下文中，为了便于描述，将详细地描述显示面板dp是有机发光显示面板的实施例。
65.输入感测部isp可以设置在显示面板dp上。输入感测部isp可以包括用于以电容方式感测外部输入的多个感测部(未示出)。在制造显示装置dd时，可以在显示面板dp上直接制造输入感测部isp。然而，本公开不限于此，并且输入感测部isp可以被制造为通过粘合层附接到显示面板dp的独立于显示面板dp的面板。
66.抗反射层rpl可以设置在输入感测部isp上。抗反射层rpl可以被定义为外部光抗反射膜。抗反射层rpl可以减小从显示装置dd的顶部朝向显示面板dp入射的外部光的反射率。
67.当朝向显示面板dp传播的外部光从显示面板dp被反射并随后被提供给外部用户时，用户可能像观察镜子一样观察到外部光。在实施例中，抗反射层rpl可以包括用于与显示面板dp的像素显示相同颜的多个滤器，以防止这样的现象。
68.滤器可以过滤与像素呈相同颜的外部光。在这样的实施例中，外部光对用户是不可见的。然而，本公开不限于此，并且可选地，抗反射层rpl可以包括相位延迟器和/或偏振器，以减小外部光的反射率。
69.窗win可以设置在抗反射层rpl上。窗win可以保护显示面板dp、输入感测部isp和抗反射层rpl免受外部的刮擦和冲击。
70.面板保护膜ppf可以设置在显示面板dp下方。面板保护膜ppf可以保护显示面板dp的下部。面板保护膜ppf可以包括诸如聚对苯二甲酸乙二醇酯(“pet”)的柔性塑料材料。
71.第一粘合层al1可以设置在显示面板dp与面板保护膜ppf之间，并且显示面板dp和面板保护膜ppf可以通过第一粘合层al1彼此附接。第二粘合层al2可以设置在抗反射层rpl与输入感测部isp之间，并且抗反射层rpl和输入感测部isp可以通过第二粘合层al2彼此附接。第三粘合层al3可以设置在窗win与抗反射层rpl之间，并且窗win和抗反射层rpl可以通过第三粘合层al3彼此附接。
72.图6是示出图5中所示的显示装置的截面的图。
73.特别地，图6示出了从第一方向dr1观察的显示面板dp的实施例的截面。
74.参照图6，显示面板dp的实施例可以包括基底sub、设置在基底sub上的电路元件层dp-cl、设置在电路元件层dp-cl上的显示元件层dp-oled以及设置在显示元件层dp-oled上的薄膜封装层tfe。
75.基底sub可以包括显示区域da和在显示区域da周围的非显示区域nda。基底sub可以包括诸如聚酰亚胺(“pi”)的柔性塑料材料。显示元件层dp-oled可以设置在显示区域da中。
76.多个像素可以布置在电路元件层dp-cl和显示元件层dp-oled中。多个像素中的每一个可以包括设置在电路元件层dp-cl中的晶体管以及设置在显示元件层dp-oled中以连接到晶体管的发光元件。像素的配置将在下面更详细地描述。
77.薄膜封装层tfe可以设置在电路元件层dp-cl上，以覆盖显示元件层dp-oled。薄膜封装层tfe可以保护像素免受湿气、氧和外来物质的影响。
78.图7是图5中所示的显示面板的实施例的平面图。
79.参照图7，显示装置dd的实施例可以包括显示面板dp、扫描驱动器sdv、数据驱动器ddv、光发射驱动器edv和多个焊盘pd。
80.在实施例中，显示面板dp可以具有矩形形状，该矩形形状具有在第一方向dr1上延伸的长边和在第二方向dr2上延伸的短边，但是显示面板dp的形状不限于此。显示面板dp可以包括显示区域da和围绕显示区域da的非显示区域nda。
81.显示面板dp可以包括多个像素px、多条扫描线sl1至slm、多条数据线dl1至dln、多条发光线el1至elm、第一控制线csl1、第二控制线csl2、第一电力线pl1、第二电力线pl2和
连接线cnl。这里，m和n是大于0的自然数。
82.像素px可以设置在显示区域da中。扫描驱动器sdv和光发射驱动器edv可以布置在分别与显示面板dp的长边相邻的非显示区域nda中。数据驱动器ddv可以设置在与显示面板dp的任一个短边相邻的非显示区域nda中。当从平面观察时，数据驱动器ddv可以与显示面板dp的下端相邻。
83.扫描线sl1至slm可以在第二方向dr2上延伸，以连接到像素px和扫描驱动器sdv。数据线dl1至dln可以在第一方向dr1上延伸，以连接到像素px和数据驱动器ddv。发光线el1至elm可以在第二方向dr2上延伸，以连接到像素px和光发射驱动器edv。
84.第一电力线pl1可以在第一方向dr1上延伸，以设置在非显示区域nda中。第一电力线pl1可以设置在显示区域da与光发射驱动器edv之间。
85.多条连接线cnl可以在第二方向dr2上延伸，并且可以布置在第一方向dr1上，以连接到第一电力线pl1和像素px。第一电压可以通过彼此连接的第一电力线pl1和连接线cnl被施加到像素px。连接线cnl可以基本被定义为第一电力线pl1的接收第一电压的部分。
86.第二电力线pl2可以设置在非显示区域nda中，并且可以沿着显示面板dp的长边和显示面板dp的其上未设置数据驱动器ddv的另一短边延伸。第二电力线pl2可以比扫描驱动器sdv和光发射驱动器edv设置在更远的轮廓(outline)上。
87.尽管未示出，但第二电力线pl2可以朝向显示区域da延伸，以连接到像素px。具有比第一电压的电平低的电平的第二电压可以通过第二电力线pl2被施加到像素px。
88.第一控制线csl1可以连接到扫描驱动器sdv，以朝向显示面板dp的下端延伸。第二控制线csl2可以连接到光发射驱动器edv，以朝向显示面板dp的下端延伸。数据驱动器ddv可以设置在第一控制线csl1与第二控制线csl2之间。
89.焊盘pd可以布置在与显示面板dp的下端相邻的非显示区域nda中，并且可以比数据驱动器ddv更邻近显示面板dp的下端。数据驱动器ddv、第一电力线pl1、第二电力线pl2、第一控制线csl1和第二控制线csl2可以连接到焊盘pd。数据线dl1至dln可以连接到数据驱动器ddv，并且数据驱动器ddv可以连接到与数据线dl1至dln对应的焊盘pd。
90.尽管未示出，但显示装置dd还可以包括时序控制器和电压产生单元，该时序控制器用于控制扫描驱动器sdv的操作、数据驱动器ddv的操作和光发射驱动器edv的操作，该电压产生单元用于产生第一电压和第二电压。时序控制器和电压产生单元可以通过印刷电路板连接到对应的焊盘pd。
91.扫描驱动器sdv可以产生多个扫描信号。扫描信号可以通过扫描线sl1至slm被施加到像素px。数据驱动器ddv可以产生多个数据电压。多个数据电压可以通过数据线dl1至dln被施加到像素px。光发射驱动器edv可以产生多个发光信号。多个发光信号可以通过发光线el1至elm被施加到像素px。
92.像素px可以响应于扫描信号而接收数据电压。像素px可以响应于发光信号而发射与数据电压对应的亮度的光，以显示图像。
93.图8是示出图7中所示的一个像素的实施例的等效电路的图。图9是用于驱动图8中所示的像素的信号的时序图。
94.图8示出了连接到第i扫描线sli、第i发光线eli和第j数据线dlj的像素pxij的实施例。这里，i和j是大于0的自然数。
95.参照图8，在实施例中，像素pxij可以包括发光元件oled、多个晶体管t1至t7以及电容器cap。晶体管t1至t7以及电容器cap可以控制在发光元件oled中流动的电流的量。发光元件oled可以产生具有与提供的电流的量对应的特定亮度的光。
96.第i扫描线sli可以包括第i写入扫描线gwi、第i补偿扫描线gci和第i初始化扫描线gii。第i写入扫描线gwi可以接收第i写入扫描信号gwsi，第i补偿扫描线gci可以接收第i补偿扫描信号gcsi，并且第i初始化扫描线gii可以接收第i初始化扫描信号gisi。
97.晶体管t1至t7中的每一者可以包括源极电极、漏极电极和栅极电极。在下文中，为了便于描述，在图8中，源极电极和漏极电极中的一者被称为第一电极，并且源极电极和漏极电极中的另一者被称为第二电极。此外，栅极电极被称为控制电极。
98.晶体管t1至t7可以包括第一晶体管t1至第七晶体管t7。第一晶体管t1、第二晶体管t2、第五晶体管t5、第六晶体管t6和第七晶体管t7可以包括p沟道金属氧化物半导体(“pmos”)晶体管。第三晶体管t3和第四晶体管t4可以包括n沟道金属氧化物半导体(“nmos”)晶体管。
99.第一晶体管t1可以被限定为驱动晶体管，并且第二晶体管t2可以被限定为开关晶体管。第三晶体管t3可以被限定为补偿晶体管。
100.第四晶体管t4和第七晶体管t7可以被限定为初始化晶体管。第五晶体管t5和第六晶体管t6可以被限定为发光控制晶体管。
101.发光元件oled可以被限定为有机发光元件。发光元件oled可以包括阳极ae和阴极ce。阳极ae可以经由第六晶体管t6、第一晶体管t1和第五晶体管t5接收第一电压elvdd。阴极ce可以接收第二电压elvss。
102.第一晶体管t1可以连接在发光元件oled的阳极ae与接收第一电压elvdd的第一电力线pl1之间，并且可以通过节点nd的电压来开关。在实施例中，第一晶体管t1可以连接在第五晶体管t5与第六晶体管t6之间。第一晶体管t1可以经由第五晶体管t5接收第一电压elvdd，并且可以经由第六晶体管t6连接到阳极ae。
103.第一晶体管t1包括经由第五晶体管t5接收第一电压elvdd的第一电极、经由第六晶体管t6连接到阳极ae的第二电极以及连接到节点nd的控制电极。
104.第一晶体管t1可以包括连接到第五晶体管t5的第一电极、连接到第六晶体管t6的第二电极和连接到节点nd的控制电极。第一晶体管t1可以基于节点nd的电压来控制在发光元件oled中流动的电流的量，节点nd的电压被施加到第一晶体管t1的控制电极。
105.第二晶体管t2可以连接在与第一电力线pl1连接的第一晶体管t1与第j数据线dlj之间，并且可以通过第i写入扫描信号gwsi来开关。在实施例中，第二晶体管t2可以经由第五晶体管t5连接到第一电力线pl1。第二晶体管t2连接在第j数据线dlj与第一晶体管t1的第一电极之间。
106.第二晶体管t2可以包括连接到第j数据线dlj的第一电极、连接到第一晶体管t1的第一电极的第二电极以及连接到第i写入扫描线gwi的控制电极。
107.第二晶体管t2可以由通过第i写入扫描线gwi施加的第i写入扫描信号gwsi导通，以将第j数据线dlj和第一晶体管t1的第一电极电连接。第二晶体管t2可以执行用于将通过第j数据线dlj供应的数据电压vd供应到第一晶体管t1的第一电极的开关操作。
108.第三晶体管t3可以连接在节点nd与发光元件oled的阳极ae之间，并且可以通过第
i补偿扫描信号gcsi来开关。在实施例中，第三晶体管t3可以经由第六晶体管t6连接到阳极ae。第三晶体管t3连接在第一晶体管t1的第二电极与节点nd之间。
109.第三晶体管t3可以包括连接到第一晶体管t1的第二电极的第一电极、连接到节点nd的第二电极以及连接到第i补偿扫描线gci的控制电极。
110.第三晶体管t3可以由通过第i补偿扫描线gci施加的第i补偿扫描信号gcsi导通，以将第一晶体管t1的第二电极和第一晶体管t1的控制电极电连接。当第三晶体管t3导通时，第一晶体管t1和第三晶体管t3可以以二极管的形式彼此连接。
111.第四晶体管t4可以连接在节点nd与第一初始化线vil1之间，并且可以通过第i初始化扫描信号gisi来开关。第四晶体管t4可以包括连接到节点nd的第一电极、连接到第一初始化线vil1的第二电极以及连接到第i初始化扫描线gii的控制电极。
112.第四晶体管t4可以由通过第i初始化扫描线gii施加的第i初始化扫描信号gisi导通，以将通过第一初始化线vil1供应的第一初始化电压vint1提供给节点nd。
113.第五晶体管t5可以连接在第一电力线pl1与第一晶体管t1之间。第五晶体管t5可以包括接收第一电压elvdd的第一电极、连接到第一晶体管t1的第一电极的第二电极以及连接到第i发光线eli的控制电极。
114.第六晶体管t6连接在第一晶体管t1与阳极ae之间。第六晶体管t6可以包括连接到第一晶体管t1的第二电极的第一电极、连接到阳极ae的第二电极以及连接到第i发光线eli的控制电极。
115.第五晶体管t5和第六晶体管t6可以由通过第i发光线eli施加的第i发光信号esi导通。第一电压elvdd可以通过导通的第五晶体管t5和第六晶体管t6被供应到发光元件oled，使得驱动电流id可以在发光元件oled中流动。因此，发光元件oled可以发光。
116.第七晶体管t7可以包括连接到阳极ae的第一电极、连接到第二初始化线vil2的第二电极以及连接到第(i-1)写入扫描线gwi-1的控制电极。第(i-1)写入扫描线gwi-1可以被限定为在第i写入扫描线gwi之前的级(stage)的写入扫描线。
117.第七晶体管t7可以由通过第(i-1)写入扫描线gwi-1施加的第(i-1)写入扫描信号gwsi-1导通，以将通过第二初始化线vil2接收的第二初始化电压vint2供应到发光元件oled的阳极ae。
118.在本公开的可选实施例中，可以省略第七晶体管t7。在本公开的实施例中，第二初始化电压vint2可以与第一初始化电压vint1具有(但不限于)相同的电平，并且可以与第一初始化电压vint1具有不同的电平。
119.第七晶体管t7可以改善像素pxij的黑表达能力。当第七晶体管t7导通时，发光元件oled的寄生电容器(未示出)被放电。因此，当实现黑亮度时，发光元件oled不会由于第一晶体管t1的漏电流而发光，因而改善了黑表达能力。
120.电容器cap可以包括接收第一电压elvdd的第一电极和连接到节点nd的第二电极。当第五晶体管t5和第六晶体管t6导通时，在第一晶体管t1中流动的电流的量可以根据存储在电容器cap中的电压来确定。
121.在下文中，将参照图9的时序图详细地描述像素pxij的操作。
122.参照图8和图9，第i发光信号esi可以在非发光时段nlp期间具有高电平，并且可以在发光时段lp期间具有低电平。
123.第i写入扫描信号gwsi的激活区间(activation interval)可以被限定为第i写入扫描信号gwsi的低电平。第i补偿扫描信号gcsi和第i初始化扫描信号gisi中的每一者的激活区间可以被限定为第i补偿扫描信号gcsi和第i初始化扫描信号gisi中的每一者的高电平。
124.在实施例中，第i初始化扫描信号gisi的激活区间4h和第i补偿扫描信号gcsi的激活区间4h可以是第i写入扫描信号gwsi的激活区间1h的四倍。
125.在激活第i初始化扫描信号gisi之后，可以激活第i写入扫描信号gwsi和第i补偿扫描信号gcsi。在非发光时段nlp期间，可以将各自被激活的第i初始化扫描信号gisi、第i写入扫描信号gwsi和第i补偿扫描信号gcsi施加到像素pxij。
126.在下文中，应用于与每一个信号对应的晶体管的操作可以指示将激活的信号施加到晶体管的操作。
127.当第i初始化扫描信号gisi被施加到第四晶体管t4时，第四晶体管t4可以导通。第一初始化电压vint1可以经由第四晶体管t4被供应到节点nd。因此，当第一初始化电压vint1被供应到第一晶体管t1的控制电极时，第一晶体管t1可以被第一初始化电压vint1初始化。
128.尽管在图9的时序图中未示出，但当早于第i写入扫描信号gwsi被激活的第(i-1)写入扫描信号gwsi-1被施加到第七晶体管t7的控制电极时，第七晶体管t7可以导通。当第二初始化电压vint2经由第七晶体管t7被供应到阳极ae时，阳极ae可以被初始化为第二初始化电压vint2。
129.此后，当第i写入扫描信号gwsi被施加到第二晶体管t2时，第二晶体管t2可以导通。此外，当第i补偿扫描信号gcsi被施加到第三晶体管t3时，第三晶体管t3可以导通。
130.因此，第一晶体管t1和第三晶体管t3可以以二极管的形式彼此连接。在这种情况下，从通过第j数据线dlj供应的数据电压vd减去了第一晶体管t1的阈值电压(vth)的补偿电压(vd-vth)可以被施加到第一晶体管t1的控制电极。
131.第一电压elvdd和补偿电压(vd-vth)可以分别被施加到电容器cap的第一电极和第二电极。与电容器cap的第一电极的电压和电容器cap的第二电极的电压之间的差对应的电荷可以被存储在电容器cap中。
132.此后，当第i发光信号esi在发光时段lp期间通过第i发光线eli被施加到第五晶体管t5和第六晶体管t6时，第五晶体管t5和第六晶体管t6可以导通。在这种情况下，可以产生与第一晶体管t1的控制电极的电压和第一电压elvdd之间的电压差对应的驱动电流id。当驱动电流id经由第六晶体管t6被供应到发光元件oled时，发光元件oled可以发光。
133.在发光时段lp期间，第一晶体管t1的栅极-源极电压(vgs)可以通过电容器cap被限定为如下面的等式1中的第一电压elvdd与补偿电压(vd-vth)之间的电压差。
134.[等式1]
[0135]
vgs＝elvdd-(vd-vth)第一晶体管t1的电流与电压的关系式为下面的等式2。下面的等式2是一般晶体管的电流与电压的关系式。
[0136]
[等式2]
[0137]
id＝(1/2)μcox(w/l)(vgs-vth)2[0138]
当将等式1代入等式2时，阈值电压(vth)可以被消除，并且驱动电流id可以与其中
从第一电压elvdd减去了数据电压vd的值的平方的值(elvdd-vd)2成比例。因此，无论第一晶体管t1的阈值电压(vth)如何，都可以确定驱动电流id。这样的操作可以被限定为阈值电压补偿操作。
[0139]
图10是示出图8中所示的发光元件、第一晶体管、第四晶体管和第六晶体管的截面的图。
[0140]
参照图10，在实施例中，发光元件oled可以包括第一电极ae、第二电极ce、空穴控制层hcl、电子控制层ecl和发光层eml。第一电极ae可以是图8中所示的阳极ae，并且第二电极ce可以是图8中所示的阴极ce。
[0141]
第一晶体管t1、第四晶体管t4、第六晶体管t6和发光元件oled可以布置或设置在基底sub上。显示区域da可以包括与像素pxij(见图8)对应的发光区域lea和与发光区域lea相邻的非发光区域nlea。发光元件oled可以设置在发光区域lea中。
[0142]
缓冲层bfl可以设置在基底sub上，并且缓冲层bfl可以是无机层。第一晶体管t1和第六晶体管t6中的每一者的第一半导体图案smp1可以设置在缓冲层bfl上。第一半导体图案smp1可以包括多晶硅。然而，本公开不限于此，并且可选地，第一半导体图案smp1可以包括非晶硅。
[0143]
第一半导体图案smp1可以掺杂有n型掺杂剂或p型掺杂剂。第一半导体图案smp1可以包括高掺杂区域和低掺杂区域。高掺杂区域的导电率可以大于低掺杂区域的导电率，并且可以基本用作或限定晶体管的源极电极和漏极电极。低掺杂区域可以基本对应于晶体管的有源区(或沟道)。
[0144]
第一晶体管t1的源极电极s1、有源区a1和漏极电极d1以及第六晶体管t6的源极电极s6、有源区a6和漏极电极d6可以由第一半导体图案smp1形成或限定。有源区a1可以设置在源极电极s1与漏极电极d1之间。有源区a6可以设置在源极电极s6与漏极电极d6之间。
[0145]
第一绝缘层ins1可以设置在缓冲层bfl上，以覆盖第一半导体图案smp1。第一晶体管t1和第六晶体管t6的栅极电极g1和g6(或控制电极)可以布置在第一绝缘层ins1上。
[0146]
尽管未示出，但图8中所示的第二晶体管t2、第五晶体管t5和第七晶体管t7中的每一者的源极电极、有源区、漏极电极和栅极电极的结构可以与第一晶体管t1和第六晶体管t6的源极电极s1和s6、有源区a1和a6、漏极电极d1和d6以及栅极电极g1和g6的结构相同。
[0147]
第二绝缘层ins2可以设置在第一绝缘层ins1上，以覆盖栅极电极g1和g6。虚设电极dme可以设置在第二绝缘层ins2上。虚设电极dme可以设置在第一晶体管t1和第六晶体管t6上方。虚设电极dme可以与栅极电极g1一起形成上述电容器cap(见图8)。第三绝缘层ins3可以设置在第二绝缘层ins2上，以覆盖虚设电极dme。
[0148]
第四晶体管t4的第二半导体图案smp2可以设置在第三绝缘层ins3上。第二半导体图案smp2可以包括氧化物半导体，该氧化物半导体包括金属氧化物或用金属氧化物形成。氧化物半导体可以包括结晶氧化物半导体或非晶氧化物半导体。
[0149]
第二半导体图案smp2可以包括基于金属氧化物是否被还原而划分的多个区域。金属氧化物被还原的区域(在下文中，被称为“还原区域”)在导电率上大于金属氧化物未被还原的区域(在下文中，被称为“非还原区域”)。还原区域可以基本用作或限定晶体管的源极电极或漏极电极。非还原区域可以基本对应于晶体管的有源区(或沟道)。
[0150]
第四晶体管t4的源极电极s4、有源区a4和漏极电极d4可以由第二半导体图案smp2
形成或限定。有源区a4可以设置在源极电极s4与漏极电极d4之间。
[0151]
第四绝缘层ins4可以设置在第三绝缘层ins3上，以覆盖第二半导体图案smp2。第四晶体管t4的栅极电极g4(或控制电极)可以设置在第四绝缘层ins4上。第五绝缘层ins5可以设置在第四绝缘层ins4上，以覆盖栅极电极g4。尽管未示出，但第三晶体管t3的源极电极、有源区、漏极电极和栅极电极的结构可以与第四晶体管t4的源极电极、有源区、漏极电极和栅极电极的结构基本相同。
[0152]
缓冲层bfl和第一绝缘层ins1至第五绝缘层ins5可以包括无机层。在实施例中，缓冲层bfl和第一绝缘层ins1可以包括氧化硅层，并且第二绝缘层ins2可以包括氮化硅层。第三绝缘层ins3可以包括不同的材料，并且可以包括彼此层叠或堆叠的多个无机绝缘层。在实施例中，例如，第三绝缘层ins3可以包括彼此层叠的氮化硅层和氧化硅层。
[0153]
第四绝缘层ins4可以包括氧化硅层。第五绝缘层ins5可以包括不同的材料，并且可以包括彼此层叠的多个无机绝缘层。在实施例中，例如，第五绝缘层ins5可以包括彼此层叠的氧化硅层和氮化硅层。第三绝缘层ins3和第五绝缘层ins5中的每一者可以在厚度上大于缓冲层bfl、第一绝缘层ins1、第二绝缘层ins2和第四绝缘层ins4中的每一者。
[0154]
连接电极cne可以设置在第六晶体管t6与发光元件oled之间。连接电极cne可以将第六晶体管t6和发光元件oled电连接。连接电极cne可以包括第一连接电极cne1和设置在第一连接电极cne1上的第二连接电极cne2。
[0155]
第一连接电极cne1可以设置在第六晶体管t6上，以电连接到第六晶体管t6。第二连接电极cne2可以设置在第一连接电极cne1与第一电极ae之间，以电连接到第一连接电极cne1和第一电极ae。
[0156]
第一连接电极cne1可以设置在第五绝缘层ins5上，以通过限定在第一绝缘层ins1至第五绝缘层ins5中的第一接触孔ch1连接到漏极电极d6。第六绝缘层ins6可以设置在第五绝缘层ins5上，以覆盖第一连接电极cne1。
[0157]
第二连接电极cne2可以设置在第六绝缘层ins6上。第二连接电极cne2可以通过限定在第六绝缘层ins6中的第二接触孔ch2连接到第一连接电极cne1。
[0158]
第七绝缘层ins7可以设置在第六绝缘层ins6上，以覆盖第二连接电极cne2。第六绝缘层ins6和第七绝缘层ins7可以包括无机层或有机层。
[0159]
第一电极ae可以设置在第七绝缘层ins7上。第一电极ae可以通过限定在第七绝缘层ins7中的第三接触孔ch3电连接到第二连接电极cne2。暴露第一电极ae的特定部分的像素限定层pdl可以设置在第一电极ae和第七绝缘层ins7上。用于使第一电极ae的特定部分暴露的开口部px_op可以被限定在像素限定层pdl中。
[0160]
空穴控制层hcl可以设置在第一电极ae和像素限定层pdl上。空穴控制层hcl可以公共地设置在发光区域lea和非发光区域nlea中。空穴控制层hcl可以包括空穴传输层和空穴注入层。
[0161]
发光层eml可以设置在空穴控制层hcl上。发光层eml可以设置在与开口部px_op对应的区域中。发光层eml可以包括有机材料和/或无机材料。发光层eml可以产生红、绿和蓝中的对应的颜的光。
[0162]
电子控制层ecl可以设置在发光层eml和空穴控制层hcl上。电子控制层ecl可以公共地设置在发光区域lea和非发光区域nlea中。电子控制层ecl可以包括电子传输层和电子
注入层。第二电极ce可以设置在电子控制层ecl上。第二电极ce可以公共地设置在像素px上。
[0163]
薄膜封装层tfe可以设置在发光元件oled上。薄膜封装层tfe可以包括彼此顺序地层叠的无机层、有机层和无机层。无机层可以包括无机材料，并且可以保护像素px免受湿气/氧的影响。有机层可以包括有机材料，并且可以保护像素px免受诸如灰尘颗粒的外来物质的影响。
[0164]
第一电压elvdd(见图8)可以被施加到第一电极ae，并且第二电压elvss(见图8)可以被施加到第二电极ce。当注入到发光层eml中的空穴和电子彼此结合时，可以形成激子。当激子跃迁至基态时，发光元件oled可以发光。当发光元件oled发光时，可以显示图像。
[0165]
图11a至图11g是示出图8中所示的像素的实施例的平面结构的图。
[0166]
图11g中所示的平面图是图8中所示的像素pxij的实施例的平面图。在图11a至图11g中示出像素pxij的图案的顺序地层叠的结构。像素pxij的图案可以被限定为用于形成或限定源极电极s1至s7、漏极电极d1至d7、有源区a1至a7、栅极电极g1至g7、电容器cap(见图8)、第一连接电极cne1和第二连接电极cne2的图案。
[0167]
在下文中，源极电极s1至s7、漏极电极d1至d7、有源区a1至a7和栅极电极g1至g7被限定为第一源极电极s1至第七源极电极s7、第一漏极电极d1至第七漏极电极d7、第一有源区a1至第七有源区a7和第一栅极电极g1至第七栅极电极g7。
[0168]
在下文中，为了描述，将与图8和图10一起参考图11a至图11g来详细地描述像素pxij的图案的层叠结构。
[0169]
参照图8、图10和图11a，第一半导体图案smp1可以设置在基底sub上。第一半导体图案smp1不限于图11a中所示的形状，并且可以具有各种形状。
[0170]
第一晶体管t1的第一源极电极s1、第一漏极电极d1和第一有源区a1、第二晶体管t2的第二源极电极s2、第二漏极电极d2和第二有源区a2、第五晶体管t5的第五源极电极s5、第五漏极电极d5和第五有源区a5、第六晶体管t6的第六源极电极s6、第六漏极电极d6和第六有源区a6以及第七晶体管t7的第七源极电极s7、第七漏极电极d7和第七有源区a7可以由第一半导体图案smp1形成或限定。
[0171]
第一有源区a1可以布置在第一源极电极s1与第一漏极电极d1之间，第二有源区a2可以布置在第二源极电极s2与第二漏极电极d2之间，第五有源区a5可以布置在第五源极电极s5与第五漏极电极d5之间，第六有源区a6可以布置在第六源极电极s6与第六漏极电极d6之间，并且第七有源区a7可以布置在第七源极电极s7与第七漏极电极d7之间。
[0172]
第二晶体管t2的第二漏极电极d2和第五晶体管t5的第五漏极电极d5可以从第一晶体管t1的第一源极电极s1延伸并形成(或由第一晶体管t1的第一源极电极s1的延伸部分限定)。第六晶体管t6的第六源极电极s6可以从第一晶体管t1的第一漏极电极d1延伸并形成。第七晶体管t7的第七源极电极s7可以从第六晶体管t6的第六漏极电极d6延伸并形成。
[0173]
根据这样的结构，第一晶体管t1可以连接到第二晶体管t2、第五晶体管t5和第六晶体管t6，并且第六晶体管t6可以连接到第七晶体管t7。
[0174]
参照图8、图10和图11b，第一栅极图案gpt1可以设置在第一半导体图案smp1上。第一栅极图案gpt1可以包括第一栅极电极g1、第i发光线eli和第i写入扫描线gwi。第i发光线eli和第i写入扫描线gwi可以在水平方向上延伸。第一栅极电极g1、第i发光线eli和第i写
入扫描线gwi可以在竖直方向上彼此间隔开。
[0175]
第一晶体管t1的第一栅极电极g1可以由第一栅极图案gpt1形成或限定。第一栅极电极g1可以设置为与第一有源区a1重叠。
[0176]
第i发光线eli可以延伸以与第一半导体图案smp1相交。第五晶体管t5的第五栅极电极g5和第六晶体管t6的第六栅极电极g6可以由第i发光线eli形成或限定。
[0177]
当从平面观察时，第i发光线eli的与第一半导体图案smp1重叠的部分可以被限定为第五栅极电极g5和第六栅极电极g6。当从平面观察时，第五栅极电极g5可以与第五有源区a5重叠，并且第六栅极电极g6可以与第六有源区a6重叠。
[0178]
第i写入扫描线gwi可以延伸以与第一半导体图案smp1相交。第二晶体管t2的第二栅极电极g2和第七晶体管t7的第七栅极电极g7可以由第i写入扫描线gwi形成或限定。
[0179]
当从平面观察时，第i写入扫描线gwi的与第一半导体图案smp1重叠的部分可以被限定为第二栅极电极g2和第七栅极电极g7。当从平面观察时，第二栅极电极g2可以与第二有源区a2重叠，并且第七栅极电极g7可以与第七有源区a7重叠。
[0180]
图11b中所示的第七晶体管t7可以是下一级像素的第七晶体管t7。下一级像素的第七晶体管t7可以连接到当前级像素的第i写入扫描线gwi。
[0181]
参照图8、图10和图11c，虚设图案dmp可以设置在第一栅极图案gpt1(见图11b)上。虚设图案dmp可以在水平方向上延伸，并且可以包括在竖直方向上彼此间隔开的虚设电极dme、子虚设电极sde和第一初始化线vil1。
[0182]
当从平面观察时，虚设电极dme可以与第一栅极电极g1部分地重叠。开口部op可以被限定在虚设电极dme中。上述电容器cap可以由彼此重叠的虚设电极dme和第一栅极电极g1形成。
[0183]
多个子虚设电极sde可以分别是将在下面的图11e中描述的第i补偿扫描线gci和第i初始化扫描线gii。第一初始化线vil1可以连接到第四晶体管t4。这样的结构将在下面参照图11f来描述。
[0184]
参照图8、图10和图11d，在竖直方向上延伸的第二半导体图案smp2可以设置在虚设图案dmp(见图11c)上。第三晶体管t3的第三源极电极s3、第三漏极电极d3和第三有源区a3以及第四晶体管t4的第四源极电极s4、第四漏极电极d4和第四有源区a4可以由第二半导体图案smp2形成或限定。
[0185]
第三有源区a3可以布置在第三源极电极s3与第三漏极电极d3之间，并且第四有源区a4可以布置在第四源极电极s4与第四漏极电极d4之间。第四晶体管t4的第四漏极电极d4可以从第三晶体管t3的第三源极电极s3延伸并形成。根据这样的结构，第四晶体管t4可以连接到第三晶体管t3。
[0186]
参照图8、图10和图11e，第二栅极图案gpt2可以设置在第二半导体图案smp2上。第二栅极图案gpt2可以在水平方向上延伸，并且可以包括在竖直方向上彼此间隔开的第i补偿扫描线gci、第i初始化扫描线gii和第二初始化线vil2。第三晶体管t3的第三栅极电极g3和第四晶体管t4的第四栅极电极g4可以由第二栅极图案gpt2形成或限定。
[0187]
第i补偿扫描线gci可以延伸以与第二半导体图案smp2相交。第三晶体管t3的第三栅极电极g3可以由第i补偿扫描线gci形成或限定。当从平面观察时，第i补偿扫描线gci的与第二半导体图案smp2重叠的部分可以被限定为第三栅极电极g3。当从平面观察时，第三
栅极电极g3可以与第三有源区a3重叠。
[0188]
第i初始化扫描线gii可以延伸以与第二半导体图案smp2相交。第四晶体管t4的第四栅极电极g4可以由第i初始化扫描线gii形成或限定。当从平面观察时，第i初始化扫描线gii的与第二半导体图案smp2重叠的部分可以被限定为第四栅极电极g4。当从平面观察时，第四栅极电极g4可以与第四有源区a4重叠。
[0189]
一个子虚设电极sde可以与第i补偿扫描线gci重叠，并且另一子虚设电极sde可以与第i初始化扫描线gii重叠。第二初始化线vil2可以连接到第七晶体管t7。这样的结构将在下面参照图11f来描述。
[0190]
在下文中，在图11f和图11g中，为了便于示出，省略了用于第一源极电极s1至第七源极电极s7、第一漏极电极d1至第七漏极电极d7、第一有源区a1至第七有源区a7和第一栅极电极g1至第七栅极电极g7的附图标记，并且示出了用于第一晶体管t1至第七晶体管t7的附图标记。
[0191]
参照图8、图10和图11f，第一连接图案cnp1可以设置在第二栅极图案gpt2(见图11e)上。第一连接图案cnp1可以包括多个第一连接电极cne1和连接电极cne1_1至cne1_6。
[0192]
第一连接电极cne1可以是图10中所示的第一连接电极cne1。连接电极cne1_1至cne1_6可以与第一连接电极cne1布置在同一层中或直接布置在同一层上。连接电极cne1_1至cne1_6可以与图10中所示的第一连接电极cne1同时被图案化并由相同的材料形成。
[0193]
可以限定多个第一接触孔ch1和接触孔ch1_1至ch1_6。第一接触孔ch1可以是图10中所示的第一接触孔ch1。接触孔ch1_1至ch1_6可以形成为与图10中所示的第一接触孔ch1基本相同。
[0194]
第六晶体管t6可以通过第一接触孔ch1电连接到第一连接电极cne1。
[0195]
第五晶体管t5和虚设电极dme可以通过第一接触孔ch1_1电连接到第一连接电极cne1_1。第一连接电极cne1_1可以电连接到将在下面的图11g中所示的第一电力线pl1。
[0196]
第二晶体管t2可以通过第一接触孔ch1_2电连接到第一连接电极cne1_2。第一连接电极cne1_2可以电连接到将在下面的图11g中所示的第j数据线dlj。
[0197]
第一连接电极cne1_3可以通过第一接触孔ch1_3电连接到第三晶体管t3以及第一晶体管t1和第六晶体管t6。第三晶体管t3可以通过第一连接电极cne1_3电连接到第一晶体管t1和第六晶体管t6。
[0198]
第一连接电极cne1_4可以通过第一接触孔ch1_4电连接到第三晶体管t3和第四晶体管t4以及第一晶体管t1的第一栅极电极g1。第三晶体管t3和第四晶体管t4可以通过第一连接电极cne1_4电连接到第一晶体管t1。
[0199]
当在虚设电极dme中限定或形成开口部op时，可以暴露第一栅极电极g1的一部分。因为在开口部op中限定或形成第一接触孔ch1_4，所以可以容易地将第一连接电极cne1_4连接到第一栅极电极g1。
[0200]
第一连接电极cne1_5可以通过第一接触孔ch1_5电连接到第四晶体管t4和第一初始化线vil1。第四晶体管t4可以通过第一连接电极cne1_5电连接到第一初始化线vil1。
[0201]
第一连接电极cne1_6可以通过第一接触孔ch1_6电连接到第七晶体管t7和第二初始化线vil2。第七晶体管t7可以通过第一连接电极cne1_6电连接到第二初始化线vil2。
[0202]
多个第一凹槽gv1和多个第二凹槽gv2可以被限定在与第三晶体管t3相邻的部分
中。第一凹槽gv1可以被限定在第二半导体图案smp2上。第二凹槽gv2可以被限定在未设置第二半导体图案smp2的部分中。多个第三凹槽gv3可以被限定在与第二晶体管t2相邻的部分中。
[0203]
参照图8、图10和图11g，第二连接图案cnp2可以设置在第一连接图案cnp1(见图11f)上。第二连接图案cnp2可以包括第二连接电极cne2、第一电力线pl1和第j数据线dlj。
[0204]
第二连接电极cne2可以是图10中所示的第二连接电极cne2。第二连接电极cne2、第一电力线pl1和第j数据线dlj可以设置在彼此相同的层中或直接设置在彼此相同的层上。第二连接电极cne2、第一电力线pl1和第j数据线dlj可以同时被图案化并由相同的材料形成。
[0205]
可以限定多个第二接触孔ch2和ch2_1和ch2_2。第二接触孔ch2可以是图10中所示的第二接触孔ch2。第二接触孔ch2_1和ch2_2可以形成为与第二接触孔ch2基本相同。
[0206]
第二连接电极cne2可以通过第二接触孔ch2电连接到第一连接电极cne1。如图10中所示，第二连接电极cne2可以通过第三接触孔ch3电连接到第一电极ae。
[0207]
接收第一电压elvdd的第一电力线pl1可以通过第二接触孔ch2_1电连接到第一连接电极cne1_1。因此，如图8中所示，第一电力线pl1可以电连接到第五晶体管t5和电容器cap。
[0208]
第j数据线dlj可以通过第二接触孔ch2_2电连接到第一连接电极cne1_2。因此，如图8中所示，第j数据线dlj可以电连接到第二晶体管t2。
[0209]
图12是示出图11f中所示的第一凹槽的截面的图。
[0210]
特别地，在图12中示出了从基底sub到第七绝缘层ins7的截面。
[0211]
参照图12，在实施例中，绝缘层ins可以设置在基底sub上，并且绝缘层ins可以在第三晶体管t3上方和下方覆盖第三晶体管t3。绝缘层ins可以是图10中所示的缓冲层bfl和第一绝缘层ins1至第七绝缘层ins7。在这样的实施例中，绝缘层ins可以包括缓冲层bfl和顺序地层叠在缓冲层bfl上的第一绝缘层ins1至第七绝缘层ins7。第三晶体管t3可以设置在第三绝缘层ins3上。第五绝缘层ins5可以设置在第三晶体管t3上。
[0212]
第三晶体管t3可以包括第三源极电极s3、第三漏极电极d3、在第三源极电极s3与第三漏极电极d3之间的第三有源区a3以及在第三有源区a3上的第三栅极电极g3。第三晶体管t3的结构可以与图10中所示的第四晶体管t4的结构基本相似。
[0213]
第三源极电极s3、第三有源区a3和第三漏极电极d3可以布置在第三绝缘层ins3上。第四绝缘层ins4可以设置在第三绝缘层ins3上，以覆盖第三源极电极s3、第三有源区a3和第三漏极电极d3。第三栅极电极g3可以设置在第四绝缘层ins4上。第五绝缘层ins5可以设置在第四绝缘层ins4上，以覆盖第三栅极电极g3。
[0214]
第一凹槽gv1可以被限定在绝缘层ins的与第三晶体管t3相邻的部分中。第一凹槽gv1可以被限定为穿过第四绝缘层ins4和第五绝缘层ins5的彼此重叠的部分。第一凹槽gv1可以被限定在限定或形成第三源极电极s3和第三漏极电极d3的第二半导体图案smp2上。第二半导体图案smp2的部分可以被第一凹槽gv1暴露。
[0215]
在实施例中，第一凹槽gv1可以被限定在第三源极电极s3和第三漏极电极d3上，以暴露第三源极电极s3的一部分和第三漏极电极d3的一部分。第六绝缘层ins6可以填充第一凹槽gv1。
[0216]
图13是示出图11f中所示的第二凹槽的截面的图。
[0217]
特别地，在图13中示出了从基底sub到第七绝缘层ins7的截面。在下文中，将与图12一起参考图13来描述第二凹槽。
[0218]
参照图12和图13，第二凹槽gv2可以被限定在绝缘层ins的与第三晶体管t3相邻的部分中。至少一个第一凹槽gv1和至少一个第二凹槽gv2可以在深度上彼此不同。在实施例中，例如，多个第二凹槽gv2中的每一个可以在深度上与多个第一凹槽gv1中的每一个不同。在实施例中，第二凹槽gv2可以形成为比第一凹槽gv1深。
[0219]
第二凹槽gv2可以被限定为穿过第一绝缘层ins1、第二绝缘层ins2、第三绝缘层ins3、第四绝缘层ins4和第五绝缘层ins5的彼此重叠的部分。在这样的实施例中，缓冲层bfl的上表面的部分变成以特定深度凹入，第二凹槽gv2可以被进一步限定在缓冲层bfl中。第二凹槽gv2可以不穿透(或不被限定为完全穿过)缓冲层bfl。第六绝缘层ins6可以填充第二凹槽gv2或设置在第二凹槽gv2中。
[0220]
图14是示出图11f中所示的第三凹槽的截面的图。
[0221]
特别地，在图14中示出了从基底sub到第七绝缘层ins7的截面。
[0222]
参照图14，在实施例中，绝缘层ins可以在第二晶体管t2上方和下方覆盖第二晶体管t2。第二晶体管t2可以设置在缓冲层bfl上。第二绝缘层ins2可以设置在第二晶体管t2上。
[0223]
第二晶体管t2可以包括第二源极电极s2、第二漏极电极d2、在第二源极电极s2与第二漏极电极d2之间的第二有源区a2以及在第二有源区a2上的第二栅极电极g2。第二晶体管t2的结构可以与图10中所示的第六晶体管t6的结构基本相似。
[0224]
第二源极电极s2、第二漏极电极d2和第二有源区a2可以布置在缓冲层bfl上。第一绝缘层ins1可以设置在缓冲层bfl上，以覆盖第二源极电极s2、第二漏极电极d2和第二有源区a2。第二栅极电极g2可以设置在第一绝缘层ins1上。第二绝缘层ins2可以设置在第一绝缘层ins1上，以覆盖第二栅极电极g2。
[0225]
第三凹槽gv3可以被限定在绝缘层ins的与第二晶体管t2相邻的部分中。多个第三凹槽gv3中的每一个可以在深度上与多个第一凹槽gv1(见图12)中的每一个不同。在这样的实施例中，第三凹槽gv3可以被限定或形成为比第一凹槽gv1深。
[0226]
在实施例中，多个第三凹槽gv3中的每一个可以在深度上与多个第二凹槽gv2(见图13)中的每一个相同。然而，本公开不限于此。在可选实施例中，多个第三凹槽gv3中的每一个可以在深度上与多个第二凹槽gv2中的每一个不同。
[0227]
第三凹槽gv3可以被限定为穿过第一绝缘层ins1、第二绝缘层ins2、第三绝缘层ins3、第四绝缘层ins4和第五绝缘层ins5的彼此重叠的部分。在这样的实施例中，当缓冲层bfl的上表面的部分变成以特定深度凹入时，第三凹槽gv3可以被进一步限定在缓冲层bfl中。第三凹槽gv3可以不穿透缓冲层bfl。第六绝缘层ins6可以填充第三凹槽gv3。
[0228]
参照图8、图11g和图12至图14，当诸如笔的材料掉落在显示面板dp(见图7)上时，外部冲击会被施加到显示面板dp。在这种情况下，可能因这样的冲击而在像素pxij中出现裂纹。当在比有机层硬的无机层中出现裂纹时，裂纹可能进一步向外围扩展。
[0229]
裂纹可能通过无机层向第二晶体管t2和第三晶体管t3扩展。在这种情况下，第二晶体管t2和第三晶体管t3可能因裂纹而损坏。因此，可能无法有效地将数据电压vd施加到
像素pxij，并且可能无法执行像素pxij的补偿操作。此外，节点nd可以通过第一初始化电压vint1而保持初始化状态。
[0230]
当数据电压vd未被供应到像素pxij时，当节点nd处于初始化状态时，并且当第一电压elvdd被供应到像素pxij时，发光元件oled可以保持接通。当在图像上显示黑时，因为发光元件oled保持接通，所以亮点在黑显示区域中在布置有损坏的第二晶体管t2和第三晶体管t3的像素pxij中是可见的。在这种情况下，因为不发光的像素pxij发光，所以可能无法正常地显示图像。
[0231]
在本公开的实施例中，可以在第二晶体管t2和第三晶体管t3周围在作为无机层的缓冲层bfl至第五绝缘层ins5中限定第一凹槽gv1、第二凹槽gv2和第三凹槽gv3。在这样的实施例中，在通过第一凹槽gv1、第二凹槽gv2和第三凹槽gv3来阻挡形成在外围中的裂纹的扩展的情况下，可以有效地防止第二晶体管t2和第三晶体管t3的损坏。因此，当在黑显示区域中，像素pxij不发光时，亮点不可见。
[0232]
根据本公开的实施例，可以在绝缘层的与第二晶体管相邻的部分和绝缘层的与第三晶体管相邻的部分中限定或形成凹槽，使得当因外部冲击而在无机层中出现裂纹时，裂纹不传递到第二晶体管和第三晶体管。结果，由于防止了第二晶体管和第三晶体管的损坏，因此可以正常地驱动像素。
[0233]
本实用新型不应被解释为限于在此阐述的实施例。相反，这些实施例被提供为使得本公开将是透彻的和完整的，并且将向本领域技术人员充分地传达本实用新型的构思。
[0234]
尽管已经参照本实用新型的实施例特别地示出和描述了本实用新型，但本领域普通技术人员将理解的是，在不脱离如由所附权利要求限定的本实用新型的精神或范围的情况下，可以在其中做出形式和细节上的各种改变。

技术特征：

1.一种像素，其特征在于，所述像素包括：发光元件，包括阳极和阴极；第一晶体管，连接在所述阳极与第一电力线之间；第二晶体管，连接在与所述第一电力线连接的所述第一晶体管与数据线之间；第三晶体管，连接在节点与所述阳极之间；以及绝缘层，覆盖所述第二晶体管和所述第三晶体管，其中，第一凹槽被限定在所述绝缘层的与所述第三晶体管相邻的部分中。2.根据权利要求1所述的像素，其特征在于，所述第一晶体管通过所述节点的电压来开关，所述第二晶体管通过写入扫描信号来开关，并且所述第三晶体管通过补偿扫描信号来开关。3.根据权利要求1或2所述的像素，其特征在于，所述绝缘层包括：缓冲层，设置在基底上；以及第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层，顺序地层叠在所述缓冲层上，其中，所述第二晶体管设置在所述缓冲层上，其中，所述第二绝缘层设置在所述第二晶体管上，其中，所述第三晶体管设置在所述第三绝缘层上，并且其中，所述第五绝缘层设置在所述第三晶体管上。4.根据权利要求3所述的像素，其特征在于，所述第一凹槽被限定为穿过所述第四绝缘层和所述第五绝缘层的彼此重叠的部分。5.根据权利要求4所述的像素，其特征在于，所述第三晶体管包括：源极电极、漏极电极和有源区，所述有源区在所述源极电极与所述漏极电极之间，其中，所述源极电极、所述漏极电极和所述有源区设置在所述第三绝缘层上；以及栅极电极，设置在所述第四绝缘层上，其中，所述第四绝缘层设置在所述第三绝缘层上以覆盖所述源极电极、所述漏极电极和所述有源区，其中，所述第五绝缘层设置在所述第四绝缘层上以覆盖所述栅极电极，其中，所述第一凹槽被限定在限定所述源极电极和/或所述漏极电极的半导体图案的一部分上，并且其中，所述第一凹槽暴露所述半导体图案的所述一部分。6.根据权利要求4所述的像素，其特征在于，第二凹槽被限定在所述绝缘层的与所述第三晶体管相邻的部分中，所述第二凹槽比所述第一凹槽深。7.根据权利要求6所述的像素，其特征在于，所述第二凹槽被限定为穿过所述第一绝缘层、所述第二绝缘层、所述第三绝缘层、所述第四绝缘层和所述第五绝缘层的彼此重叠的部分。8.根据权利要求7所述的像素，其特征在于，所述缓冲层的上表面的一部分凹陷预定深度，以将所述第二凹槽进一步限定在所述缓冲层中。9.根据权利要求6所述的像素，其特征在于，所述像素还包括：第六绝缘层，设置在所述第五绝缘层上，
其中，所述第六绝缘层填充所述第一凹槽和所述第二凹槽。10.根据权利要求3所述的像素，其特征在于，第三凹槽被限定在所述绝缘层的与所述第二晶体管相邻的部分中。11.根据权利要求10所述的像素，其特征在于，所述第三凹槽被限定为穿过所述第一绝缘层、所述第二绝缘层、所述第三绝缘层、所述第四绝缘层和所述第五绝缘层的彼此重叠的部分。12.根据权利要求11所述的像素，其特征在于，所述缓冲层的上表面的一部分凹陷预定深度，以将所述第三凹槽进一步限定在所述缓冲层中。13.根据权利要求3所述的像素，其特征在于，所述第一绝缘层、所述第二绝缘层、所述第三绝缘层、所述第四绝缘层和所述第五绝缘层包括无机层，和/或其中，所述第三绝缘层和所述第五绝缘层中的每一者的厚度大于所述缓冲层、所述第一绝缘层、所述第二绝缘层和所述第四绝缘层中的每一者的厚度，和/或其中，所述第三绝缘层和所述第五绝缘层中的每一者包括多个无机绝缘层，所述多个无机绝缘层包括彼此不同的材料并且彼此层叠。

技术总结

一种像素包括：发光元件，包括阳极和阴极；第一晶体管，连接在所述阳极与第一电力线之间；第二晶体管，连接在与所述第一电力线连接的所述第一晶体管与数据线之间；第三晶体管，连接在节点与所述阳极之间；以及绝缘层，覆盖所述第二晶体管和所述第三晶体管，其中，第一凹槽被限定在所述绝缘层的与所述第三晶体管相邻的部分中。相邻的部分中。相邻的部分中。

技术研发人员：

崔原瑀 金载青 林载翊 金仁培

受保护的技术使用者：

三星显示有限公司

技术研发日：

2022.07.29

技术公布日：

2022/12/16