基于stm32的数字示波器设计方案

基于stm32的数字波器设计⽅案
随着集成电路的发展和数字信号处理技术的采⽤,数字已成为集显⽰、测量、运算、分析、记录等各种功能于⼀体的智能化测量仪器。数字在性能上也逐渐超越模拟,并有取⽽代之的趋势。与模拟⽰波器相⽐,数字⽰波器不仅具有可存储波形、体积⼩、功耗低,使⽤⽅便等优点,⽽且还具有强⼤的信号实时处理分析功能。因此,数字⽰波器的使⽤越来越⼴泛。⽬前我国国内⾃主研发的⾼性能数字⽰波器还是⽐较少,⼴泛使⽤的仍是国外产品。因此,有必要对⾼性能数字⽰波器进⾏⼴泛和深⼊研究。
  本⽂通过采⽤⾼速⾼性能器件,设计了⼀实时采样率为60 msa/s的宽带数字⽰波器。
  1 数字⽰波器的性能参数设计
  数字存储⽰波器的指标很多,包括采样率、带宽、灵敏度、通道数、存储容量、扫描时间和最⼤输⼊电压等。其中关键的技术指标主要有采样率、垂直灵敏度(分辨率)、⽔平扫描速度(分辨率)。这⼏项指标直接与所选a/d、fifo和⾼速运放器件的性能,以及电路设计有关。下⾯根据所选器件的性能参数,合理地分析和确定⽰波器的采样率和分辨率。
  1.1 采样率与⽔平扫描分辨率
  采样率主要取决于a/d转换器的转换速率,常⽤每秒取样点数sa/s(sample/second)来表⽰。本系统设计
最⾼实时采样率为
60msa/ s,若进⼀步提⾼采样率可采⽤⽂献提出的等效采样技术,不过等效采样技术的软硬件和价格成本很⾼。为了使⽰波器具有较⾼的信号波形分析细节,采⽤数字内插技术来恢复和重建信号波形。⽂献中详细论述了线性内插和正弦内插算法在⽰波器设计中的应⽤问题。因此,对这两种内插算法不再详细论述,在本⽂设计中直接引⽤⽂献中的研究成果。根据⽂献研究结果,取信号每周期采样点数为20,插值倍数为4。⽔平显⽰像素点数为400个,共10格。⽔平扫速与采样时钟频率的关系表如下。
  1.2 垂直灵敏度
  垂直分辨率的⾼低直接影响数字⽰波器对波形细节的显⽰,垂直分辨率越⾼,则⽰波器上的信号波形细节越⼩,它取决于a/d转换精度和tft的显⽰分辨率。本⽂设计中取最⼤采样输⼊电压为2 vpp,垂直刻度为8格,共256个像素点,因此垂直精度为0.25 v/格。共设计9个灵敏度档位,每档灵敏度与程控放⼤倍数的关系如表2所⽰。
  2 数字⽰波器的硬件设计
  2.1 系统硬件总体框图
  系统硬件总体框图如图1所⽰,主要由控制单元,信号输⼊阻抗匹配单元,信号调理单元,a/d采样与fifo存储单元,时钟单元,tft显⽰单元等组成。输⼊信号经阻抗匹配后,送⼊信号调理单元,将信号的幅度放⼤或衰减到适合a/d采样的范围内,a/d采样单元对幅度为
便携式示波器2vpp的信号进⾏a/d采样,并将采样结果存⼊fifo单元中。cpu从fifo中读存数据并进⾏内插运算,然后根据⽤户通过键盘输⼊的指令将信号波形显⽰在tft液晶屏上。另外,cpu还可以将数据通过rs232接⼝上传给上位机,或进⾏打印等处理。
  2.2 输⼊阻抗匹配电路
  对于低速数据采集,由于信号反射对信号的传输过程影响微乎其微,所以低速数据采集系统良好的⾼阻抗性能,对提⾼系统的测量精确度有很⼤的意义。本设计中采⽤电压跟随器实现阻抗变换,数据采
集阻抗变换电路的设计⽅案如图2所⽰,其输⼊阻抗为10mω。
  2.3 信号调理电路
  信号调理电路主要采⽤具有可变增益的数字程控放⼤器ad8260。ad8260是ad公司⽣产的⼀款⼤电流驱动器及低噪声数字可编程可变增益放⼤器。该器件增益调节范围为-6 db~+24 db,可调增益的-3 db带宽为230mhz,可采取单电源或双电源供电。主要⽤于数字控制⾃动增益系统、收发信号处理等领域。本设计主要使⽤其数字控制⾃动增益功能。ad8260内部的数字程控增益功能框图如图3所⽰。经阻抗匹配后的信号可直接输⼊ad8260的17、18脚,经ad8260内部前端放⼤器6 db的固定增益放⼤,-30 db程控衰减以及末级放⼤器
18 db固定增益放⼤后,由7和8脚输出。第11、12、13、14脚为四位数字控制信号(d0、d1、d2、d3),与的i/o⼝直接连接,实现增益控制。表3给出了ad8260增益调节真值表。
  2.4 a/d和fifo电路
  在数据采集电路设计中,选⽤bb公司的8位⾼速ad转换器ads830e,最⾼采样频率为60 msa/s,最低采样频率为10 ksa/s。8位转换精度的显⽰分辨率为256格,能够满⾜所选⽤分辨率为640*480的tft显⽰模块。fifo存储器采⽤idt7204⾼速缓存,其缓存深度达
1 024 k。fifo存储器是⼀种双⼝的sram,没有地址线,随着写⼊或读取信号对数据地址指针进⾏递加或递减,来实现寻址。
  2.5 时钟电路
  时钟产⽣电路为ad转换器提供⼀系列的采样时钟信号,共有8种频率,分别对应着不同的⽔平扫速。时钟产⽣电路主要由⾼稳定度的温补晶振,分频器74ls390,多路选择器74f151以及分频器74f74触发器构成。基准时钟信号由⼀块60 mhz的温度补偿型有源晶体模块提供,输出的60 mhz信号经过分频器的多次分频得到8种不同的频率,然后送⼊多路选择器74f151。通过对74f151的三根选通信号线进⾏控
制来选择所需的采样频率。另外,中央控制器采⽤stm32处理器,主频设为80 mhz。显⽰器采⽤分辨率为640*480的tft显⽰模块,与stm32之间采⽤spi接⼝。与其它上位机通信采⽤rs232⼝。
  3 系统软件设计
  系统软件设计采⽤模块化设计⽅法,整个程序主要由初始化程序、⼈机交互菜单程序、键盘扫描程序、触发程序、显⽰程序和数据采集及频率控制程序组成。系统软件的流程图如图4所⽰。
  4 实验测试
  在实验室对研制的样品机进⾏了测试实验,图5和图6分别显⽰了频率为16.2 khz和1 khz的⽅波信号。由测试数据分析可得:垂直灵敏度满⾜要求,电压测量误差≤5%,输⼊端输⼊阻抗⼤于2 mω,实验结果达到了设计要求。
  5 ⼩结
  为实现⼀个⾼采样率,宽频带的便携式数字存储⽰波器,设计了以stm32为控制核⼼的数字⽰波器。硬件平台主要采⽤了ad8260数字程控增益放⼤器作为前端信号调理电路,ads830⾼速宽带模数转换器和idt7204⾼速缓存作为数字采集电路,以及信号波形采⽤了tft彩屏显⽰。另外,通过采⽤数字内插的数字信号处理算法来重建和还原信号波形,进⽽改善了信号波形显⽰细节。最后对研制样品进⾏了实验室测试,实验结果表明硬件设计思路与软件及算法的处理是正确的,性能参数达到设计要求,可以应⽤在⼯程实践中。
  数字⽰波器在信号显⽰,处理以及带宽等⽅⾯⽐传统模拟⽰波器更有优势,因此数字⽰波器是今后⽰波器发展的重要⽅向。本⽂采⽤stm32⾼性能arm处理器作为核⼼控制芯⽚,能够满⾜tft彩⾊波形显⽰,数字插值算法处理等。通过采⽤⾼速ad和fifo器件,实现了⾼采样率,宽频带的技术要求。

本文发布于:2024-09-23 01:26:23,感谢您对本站的认可!

本文链接:https://www.17tex.com/tex/1/382347.html

版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

标签:信号   数字   波器   设计   采样
留言与评论(共有 0 条评论)
   
验证码:
Copyright ©2019-2024 Comsenz Inc.Powered by © 易纺专利技术学习网 豫ICP备2022007602号 豫公网安备41160202000603 站长QQ:729038198 关于我们 投诉建议