一种微波功率器件及设计方法与流程

1.本发明涉及微波功率技术领域，尤其涉及一种微波功率器件及设计方法。

背景技术：

2.微波功率器件包括功率芯片和匹配电路。匹配电路用于抵消功率芯片阻抗虚部以及进行阻抗变换，最终将器件的输入阻抗、输出阻抗匹配至50ω。匹配电路的形式包括串联电阻式、并联电阻式、并联反馈式、串联反馈式和平衡式等。改善微波功率器件稳定性最常用的方法是串联电阻式。
3.串联电阻式匹配电路在功率芯片的输入端串联电阻，或者串联电阻电容。随着目前整机系统要求功率器件的输出功率越来越大，输入功率也相应的随之增大，对该电阻的耐功率能力要求也就越来越高，输入端串联的匹配电阻的阻值越来越大。输入端串联电阻的阻值越大，消耗功率越大，微波功率器件的效率和增益系数越低。

技术实现要素：

4.本发明实施例提供了一种微波功率器件及设计方法，以解决微波功率器件输入端匹配电路中的匹配电阻的阻值大、功耗大的问题。
5.第一方面，本发明实施例提供了一种微波功率器件，包括：输入匹配电路和功率芯片。所述输入匹配电路的输入端连接所述微波功率器件的输入端。所述输入匹配电路的输出端连接所述功率芯片的输入端。所述功率芯片的输出端连接所述微波功率器件的输出端。所述输入匹配电路包括依次连接的主匹配电容、匹配电阻和次匹配电容。主匹配电容的输入端作为输入匹配电路的输入端。次匹配电容的输出端作为输入匹配电路的输出端。其中，主匹配电容的电容值大于次匹配电容的电容值。
6.在一种可能的实现方式中，所述输入匹配电路为集成器件。所述集成器件包括陶瓷基板层，设于陶瓷基板层之下的第一金属层，设于陶瓷基板层之上中间区域的电阻层。电阻层的两侧设有第二金属层和第三金属层。电阻层的两侧分别电连接第二金属层和第三金属层。第二金属层作为所述输入匹配电路的输入端，第三金属层作为所述输入匹配电路的输出端。其中，第一金属层和第二金属层构成主匹配电容。电阻层构成匹配电阻。第一金属层和第三金属层构成次匹配电容。第二金属层的面积大于第三金属层的面积。
7.在一种可能的实现方式中，所述电阻层、第二金属层和第三金属层沿平行于陶瓷基板层的截面的形状为矩形。
8.在一种可能的实现方式中，所述第二金属层的宽度满足下述公式：
9.w＝c*d/(ε0*εr*l)
10.其中，w为第二金属层的宽度，c为主匹配电容的电容值，d为陶瓷基板层的厚度，ε0为，εr为陶瓷基板层的相对介电常数，l为第二金属层的长度，所述第二金属层的长度为垂直于主匹配电容与次匹配电容连线方向的尺寸。
11.在一种可能的实现方式中，所述电阻层的宽度满足以下公式：
12.w
′
＝l*r/r
□
13.其中，w
′
为电阻层的宽度，l为第二金属层的长度，r为匹配电阻的阻值，r
□
为电阻层的方块电阻。
14.在一种可能的实现方式中，所述主匹配电容、匹配电阻和次匹配电容为分立器件。主匹配电容、匹配电阻和次匹配电容通过键合丝依次连接。
15.在一种可能的实现方式中，所述微波功率器件还包括输出匹配电路。所述输出匹配电路的输入端连接所述功率芯片的输出端。所述输出匹配电路的输出端连接所述微波功率芯片的输出端。
16.在一种可能的实现方式中，所述输入匹配电路和所述功率芯片均为多个，且所述输入匹配电路和所述功率芯片一一对应连接。所述微波功率器件还包括输入功分器和输出合成器。所述输入功分器的输入端作为微波功率器件的输入端，各输出端与各输入匹配电路的输入端一一对应连接。所述输出合成器的各输入端与各功率芯片的输出端一一对应连接，输出端连接微波功率器件的输出端。
17.第二方面，本发明实施例提供了一种微波功率器件的设计方法，所述方法应用于第一方面提供的任一项所述的微波功率器件。所述方法包括：
18.基于功率芯片的大信号模型，利用微波仿真软件确定功率芯片的输入阻抗。
19.基于输入匹配电路和功率芯片构建微波功率器件的集总参数电路。输入匹配电路包括依次连接的主匹配电容、匹配电阻和次匹配电容。
20.基于所述功率芯片的输入阻抗，通过集总参数电路仿真确定主匹配电容、和次匹配电容的电容值，以及匹配电阻的电阻值。
21.在一种可能的实现方式中，所述输入匹配电路为集成器件。所述集成器件包括陶瓷基板层，设于陶瓷基板层之下的第一金属层，设于陶瓷基板层之上中间区域的电阻层。电阻层的两侧设有第二金属层和第三金属层。电阻层的两侧分别电连接第二金属层和第三金属层。第二金属层作为所述输入匹配电路的输入端，第三金属层作为所述输入匹配电路的输出端。其中，第一金属层和第二金属层构成主匹配电容。电阻层构成匹配电阻。第一金属层和第三金属层构成次匹配电容。第二金属层的面积大于第三金属层的面积。所述电阻层、第二金属层和第三金属层沿平行于陶瓷基板层的截面的形状为矩形。所述方法还包括：
22.根据以下公式计算所述第二金属层的宽度：
23.w＝c*d/(ε0*εr*l)
24.其中，w为第二金属层的宽度，c为主匹配电容的电容值，d为陶瓷基板层的厚度，ε0为，εr为陶瓷基板层的相对介电常数，l为第二金属层的长度，所述第二金属层的长度为垂直于主匹配电容与次匹配电容连线方向的尺寸。
25.根据以下公式计算所述电阻层的宽度：
26.w
′
＝l*r/r
□
27.其中，w
′
为电阻层的宽度，l为第二金属层的长度，r为匹配电阻的阻值，r
□
为电阻层的方块电阻。
28.本发明实施例提供一种微波功率器件及设计方法，该器件包括：输入匹配电路和功率芯片。输入匹配电路的输入端连接微波功率器件的输入端。输入匹配电路的输出端连接功率芯片的输入端。功率芯片的输出端连接微波功率器件的输出端。输入匹配电路包括
依次连接的主匹配电容、匹配电阻和次匹配电容。主匹配电容的输入端作为输入匹配电路的输入端。次匹配电容的输出端作为输入匹配电路的输出端。其中，主匹配电容的电容值大于次匹配电容的电容值。本技术通过依次连接的主匹配电容、匹配电阻和次匹配电容，将匹配电阻设于主匹配电容与次匹配电容之间，匹配电阻距离功率芯片的位置更近，匹配电阻的阻值更小，降低了匹配电阻的功率损耗，提升了功率器件的效率和增益系数。
附图说明
29.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
30.图1是一种预匹配微波功率器件的结构示意图；
31.图2是图1中预匹配微波功率器件的电路拓扑图；
32.图3是一种内匹配微波功率器件的结构示意图；
33.图4是一种串联电阻式预匹配微波功率器件的结构示意图；
34.图5是图4中串联电阻式预匹配电路拓扑图；
35.图6是一种串联电阻式内匹配微波功率器件的结构示意图；
36.图7是本发明实施例提供的微波功率器件的结构示意图；
37.图8是本发明实施例提供的输入匹配电路的电路拓扑图；
38.图9是本发明实施例提供的输入匹配电路的平面结构示意图；
39.图10是本发明实施例提供的图9中a-a截面的结构示意图；
40.图11是本发明实施例提供的另一种微波功率器件的结构示意图；
41.图12是本发明实施例提供的第三种微波功率器件的结构示意图。
具体实施方式
42.为了使本技术领域的人员更好地理解本方案，下面将结合本方案实施例中的附图，对本方案实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本方案一部分的实施例，而不是全部的实施例。基于本方案中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本方案保护的范围。
43.本方案的说明书和权利要求书及上述附图中的术语“包括”以及其他任何变形，是指“包括但不限于”，意图在于覆盖不排他的包含，并不仅限于文中列举的示例。此外，术语“第一”和“第二”等是用于区别不同对象，而非用于描述特定顺序。
44.以下结合具体附图对本发明的实现进行详细的描述：
45.随着雷达、通信技术的快速发展，电子系统功能越来越强大，系统内部的电磁环境也越来越复杂，各功能单元之间的电磁干扰也越来越严重。与之相应的是对微波功率器件，除了要求具备高增益、大功率、高效率的性能指标外，也对器件自身的稳定性和抗干扰能力也提出了更高的要求。特别是大功率、高增益微波功率器件，工作稳定性是影响器件长期可靠性的主要原因之一。而不同的匹配电路形式对微波功率器件的稳定性影响较大。
46.微波功率器件的匹配电路通常与功率芯片共同设计在封装管壳内部。匹配电路用
于抵消功率芯片阻抗虚部以及进行阻抗变换，最终将器件的输入阻抗、输出阻抗匹配至50ω。目前，常用的提高微波功率器件稳定性的匹配电路的形式包括串联电阻式、并联电阻式、并联反馈式、串联反馈式和平衡式等。微波功率器件常采用标准化的管壳进行封装，受限于封装管壳内部尺寸，器件匹配电路设计不宜复杂，因此并联反馈式和平衡式匹配电路并不适用。受限于电阻的耐功率能力，并联电阻式匹配电路形式也不适合。串联反馈式对键合线电感极为敏感，不便于器件调测和批量生产。因此，改善微波功率器件稳定性最常用的方法是串联电阻式。
47.串联电阻式匹配电路是在功率芯片的输入端串联电阻，或者串联电阻电容。传统的微波功率器件匹配电路设计方法中，l波段及以下频段常采用预匹配形式，例如，图1是一种预匹配微波功率器件的结构示意图，如图1所示，在管壳内部功率芯片的输入端串联瓷片电容。图2是图1中预匹配微波功率器件的电路拓扑图。因l波段功率低，标准管壳尺寸小，需要管壳内部的预匹配电路与管壳外部的外置匹配电路结合才能满足阻抗匹配要求。s波段及以上频段常采用内匹配形式，例如，图3是一种内匹配微波功率器件的结构示意图，如图3所示，在管壳内部功率芯片的输入端和输出端串联瓷片电容。s波段功率大，标准管壳尺寸相对大，管壳内部的内匹配电路可以满足阻抗匹配要求。传统的匹配电路形式对器件的稳定性问题考虑不够全面，串联电阻可进一步提高微波功率器件稳定性。对应预匹配形式和内匹配形式，串联电阻式匹配电路包括两种方式：方式一、图4是一种串联电阻式预匹配微波功率器件的结构示意图，如图4所示，在微波功率器件管壳的内部功率芯片的输入端串联电阻或串联电阻电容电路，配合管壳外部的外围偏置实现阻抗匹配。图5是图4中串联电阻式预匹配电路拓扑图。方式二、图6是一种串联电阻式内匹配微波功率器件的结构示意图，如图6所示，在微波功率器件管壳内部、功率芯片的输入端口处串联独立的瓷片电阻和独立的瓷片电容，功率芯片输出端口串联独立瓷片电容，以改善器件的稳定性。针对上述两种串联电阻的方式，分别存在不同程度的不足。
48.方式一中电阻r通常采用薄膜固定电阻器实现，阻值通常为十几欧姆至几十欧姆。电阻器的耐功率能力通常为几十毫瓦至几瓦。随着整机系统要求功率器件的输出功率越来越大，输入功率也相应的随之增大，对该电阻的耐功率能力要求也就越来越高。电阻的耐功率能力已经成为该方法广泛应用的瓶颈之一。此外，在电阻r上消耗的功率过多，也会降低功率器件的功率附加效率和增益指标，增加系统功耗。
49.方式二中，电阻r通常采用薄膜工艺制作在陶瓷基片上实现。例如，独立的瓷片电阻r与独立的瓷片电容c通过键合金丝连接，在管壳内形成预匹配电路，将功率管芯的输入阻抗提升至10欧姆左右，然后再通过管壳外的匹配电路进行二次阻抗变换。一般来说，该方式中瓷片电阻阻值在3ω～6ω之间，电阻上的消耗的功率相对较大，对薄膜电阻的耐功率能力要求较高，对功率器件的增益和功率附加效率会产生一定的影响。另外，该方式中在功率器件管壳内部增加了一个匹配电阻，相应的就得压缩其他匹配电路的尺寸，增加了匹配电路设计的难度。微组装时增加了装配时间和难度，增加了键合金丝的数量，既增加了生产成本又不利于提高生产效率。
50.综上，随着目前整机系统要求功率器件的输出功率越来越大，输入功率也相应的随之增大，对该电阻的耐功率能力要求也就越来越高，输入端串联的匹配电阻的阻值越来越大。输入端串联电阻的阻值越大，消耗功率越大，微波功率器件的效率和增益系数越低。
51.本发明实施例提供了一种微波功率器件及设计方法，以解决微波功率器件输入端匹配电路中的匹配电阻的阻值大、功耗大的问题。
52.图7为本发明实施例提供的一种微波功率器件的结构示意图。参照图7，该器件包括：输入匹配电路100和功率芯片200。输入匹配电路100的输入端连接微波功率器件的输入端。输入匹配电路100的输出端连接功率芯片200的输入端。功率芯片200的输出端连接微波功率器件的输出端。输入匹配电路100包括依次连接的主匹配电容c、匹配电阻r和次匹配电容c’。主匹配电容c的输入端作为输入匹配电路100的输入端。次匹配电容c’的输出端作为输入匹配电路100的输出端。其中，主匹配电容c的电容值大于次匹配电容的电容值。
53.示例性的，功率芯片200为功率放大器芯片。功率放大器芯片可将输入信号的功率放大后输出。
54.输入匹配电路100可抵消功率芯片200阻抗虚部以及进行阻抗变换，最终将器件的输入阻抗匹配至50ω。因功率芯片200输出信号的功率大，不适合在输出端匹配电路中采用电阻。因功率芯片200输入信号的功率相对小，可在输入匹配电路100中采用电阻。
55.输入匹配电路100与功率芯片200依次串联。输入匹配电路100将接收的外部信号阻抗匹配后输出至功率芯片200。功率芯片200将阻抗匹配后的外部信号功率放大后输出。
56.输入匹配电路100包括依次连接的主匹配电容c、匹配电阻r和次匹配电容c’。主匹配电容c的输入端作为输入匹配电路100的输入端，输出端连接匹配电阻r的输入端。匹配电阻r的输出端连接次匹配电容c’的输入端。次匹配电容c’的输出端作为输入匹配电路100的输出端。示例性的，输入匹配电路100的输入端和输出端连接有键合丝，键合丝可等效为电感。图8是本发明实施例提供的输入匹配电路100的电路拓扑图。如图8所示，键合丝可等效为电感，与主匹配电容c、匹配电阻r和次匹配电容c’共同构成输入端匹配电路。示例性的，主匹配电容c的一极作为输入端和输出端，另一极接地。次匹配电容c’的一极作为输入端和输出端，另一极接地。
57.本发明提供的实施例，通过依次连接的主匹配电容、匹配电阻和次匹配电容，将匹配电阻设于主匹配电容与次匹配电容之间，匹配电阻距离功率芯片的位置更近，匹配电阻的阻值更小，降低了匹配电阻的功率损耗，提升了功率器件的效率和增益系数。
58.微波功率芯片200的匹配电路通常设置在管壳内。管壳的内部空间有限，随着功率芯片200的功率提高，输入匹配电路100中电阻尺寸也越来越大。管壳内部有限的空间限制了输入匹配电路100的设计。
59.图9是本发明实施例提供的输入匹配电路的平面结构示意图。图10是本发明实施例提供的图9中a-a截面的结构示意图。参照图9和10：
60.在一个可选的实施例中，输入匹配电路100为集成器件。集成器件包括陶瓷基板层101，设于陶瓷基板层101之下的第一金属层102，设于陶瓷基板层101之上中间区域的电阻层103。电阻层103的两侧设有第二金属层104和第三金属层105。电阻层103的两侧分别电连接第二金属层104和第三金属层105。第二金属层104作为输入匹配电路100的输入端，第三金属层105作为输入匹配电路100的输出端。其中，第一金属层102和第二金属层104构成主匹配电容c。电阻层103构成匹配电阻r。第一金属层102和第三金属层105构成次匹配电容c’。第二金属层104的面积大于第三金属层105的面积。
61.输入匹配电路100为集成器件，即将主匹配电容c、匹配电阻r和次匹配电容c’集成
设计为一体式器件。区别于分别制备的独立电容和独立电阻，可通过半导体制造工艺同时完成主匹配电容c、匹配电阻r和次匹配电容c’的制备。集成器件相对于独立器件，缩短了独立器件之间的电连接的距离，整体尺寸更小。
62.以陶瓷基板层101的一面为上表面，另一面为下表面。第一金属层102设于陶瓷基板层101的下表面。电阻层103设于陶瓷基板层101上表面的中间区域，即电阻层103覆盖陶瓷基板层101上表面中间附近的一部分。第二金属层104和第三金属层105覆盖陶瓷基板层101上表面电阻层103两侧的部分。第二金属层104和第三金属层105通过电阻层103相互电间隔。第二金属层104电连接电阻层103的一侧，第三金属层105电连接电阻层103的另一侧。示例性的，第二金属层104覆盖电阻层103上表面一侧的部分区域，第三金属层105覆盖电阻层103上表面另一侧的部分区域，以实现电连接。示例性的，第二金属层104与电阻层103的一侧通过键合丝电连接，第三金属层105与电阻层103的另一侧通过键合丝电连接。
63.第一金属层102和第二金属层104构成主匹配电容c。第一金属层102和第二金属层104通过陶瓷基板层101隔离。第一金属层102和第二金属层104作为主匹配电容c的两极。陶瓷基板层101作为主匹配电容c的介电材料。
64.电阻层103构成匹配电阻r。电阻层103的两侧电连接第二金属层104和第三金属层105。
65.第一金属层102和第三金属层105构成次匹配电容c’。第一金属层102和第三金属层105通过陶瓷基板层101隔离。第一金属层102和第三金属层105作为次匹配电容c’的两极。陶瓷基板层101作为次匹配电容c’的介电材料。示例性的，第一金属层102接地。
66.第二金属层104的面积大于第三金属层105的面积。陶瓷基板层101作为电容介电材料，其厚度一致。第二金属层104和第三金属层105的面积分别决定主匹配电容c和次匹配电容c’的电容值大小。第二金属层104的面积大于第三金属层105的面积，可实现主匹配电容c的电容值大于次匹配电容c’的电容值。
67.陶瓷基板层101的材料包括氧化铝陶瓷或钛酸锆陶瓷。示例性的，第一金属层102、第二金属层104和第三金属层105的材料相同。各金属层的材料可为金。电阻层103的材料包括镍化铬或氮化钽。
68.本发明实施例提供的输入匹配电路100通过一体化设计为集成器件，提高了器件集成度，避免采用键合丝连接独立器件的方式，缩小了器件之间的距离，减小了输入匹配电路的整体尺寸。可在空间有限的管壳内部，实现更为复杂、功率耐受能力更高的输入匹配电路。
69.在一个可选的实施例中，电阻层103、第二金属层104和第三金属层105沿平行于陶瓷基板层101的截面的形状为矩形。如图7所示，在陶瓷基板层101上表面的平面法线视角，电阻层103、第二金属层104和第三金属层105为矩形。示例性的，第二金属层104、电阻层103和第三金属层105为依次连接的矩形，即第二金属层104与电阻层103直接电连接，电阻层103和第三金属层105直接电连接。示例性的，第二金属层104覆盖电阻层103上表面一侧的部分区域，第三金属层105覆盖电阻层103上表面另一侧的部分区域，以实现电连接。
70.集成器件各层的厚度、长宽尺寸决定了主匹配电容c和次匹配电容c’的电容值，以及匹配电阻r的电阻值。基于半导体制造工艺制备的薄膜厚度通常是均匀一致的。在通过仿真确定电容值和电阻值后，基于电容值和电阻值可确定各层的长宽尺寸。
71.在一个可选的实施例中，第二金属层104的宽度满足下述公式：
72.w＝c*d/(ε0*εr*l)
73.其中，w为第二金属层104的宽度，第二金属层104的宽度为平行于主匹配电容c与次匹配电容c’连线方向的尺寸。c为主匹配电容的电容值，d为陶瓷基板层101的厚度，ε0为，εr为陶瓷基板层101的相对介电常数，l为第二金属层104的长度，第二金属层104的长度为垂直于主匹配电容c与次匹配电容c’连线方向的尺寸。
74.第三金属层105的面积小于第二金属层104的面积。示例性的，第三金属层105的长度与第二金属层104相同，第三金属层105的宽度小于第二金属层104。示例性的，第三金属层105的宽度至少需要满足键合工艺要求。例如，第三金属层105的宽度大于200微米。
75.示例性的，电阻层103和第二金属层104的长度相同，可通过电阻值和第二金属层104的长度确定电阻层103的宽度。
76.在一个可选的实施例中，电阻层103的宽度满足以下公式：
77.w
′
＝l*r/r
□
78.其中，w
′
为电阻层103的宽度，l为第二金属层104的长度，r为匹配电阻r的阻值，r
□
为电阻层103的方块电阻。
79.在一个可选的实施例中，主匹配电容c、匹配电阻r和次匹配电容c’为分立器件。主匹配电容c、匹配电阻r和次匹配电容c’通过键合丝依次连接。
80.分立器件是相对于集成电路的概念。分立器件是电路中的最小单元，例如电容、电阻和电感等电子元件。分立器件之间可通过键合丝实现电连接。
81.输入匹配电路100的主匹配电容c、匹配电阻r和次匹配电容c’为分立器件。主匹配电容c通过键合丝连接匹配电阻r，匹配电阻r通过键合丝连接次匹配电容c’。示例性的，连接两个分立器件的键合丝为多根。主匹配电容c通过多根键合丝连接匹配电阻r，匹配电阻r通过多根键合丝连接次匹配电容c’。通过多根键合丝实现两个独立器件电连接，增加连接的可靠性。
82.图11是本发明实施例提供的另一种微波功率器件的结构示意图。参照图11，在一个可选的实施例中，微波功率器件还包括输出匹配电路300。输出匹配电路300的输入端连接功率芯片200的输出端。输出匹配电路300的输出端连接微波功率芯片200的输出端。示例性的，输出匹配电路300为电容。示例性的，输出匹配电路300为瓷片电容。
83.微波功率器件中，单个功率芯片200的功率无法满足大功率的需求。可通过多个功率芯片200的功率累加，实现大功率微波功率器件。图12是本发明实施例提供的第三种微波功率器件的结构示意图。参照图12：
84.在一个可选的实施例中，输入匹配电路100和功率芯片200均为多个，且输入匹配电路100和功率芯片200一一对应连接。微波功率器件还包括输入功分器400和输出合成器500。输入功分器400的输入端作为微波功率器件的输入端，各输出端与各输入匹配电路100的输入端一一对应连接。输出合成器500的各输入端与各功率芯片200的输出端一一对应连接，输出端连接微波功率器件的输出端。
85.输入功分器400接收外部信号、并分为功率相同的多路信号。各路信号经对应的输入匹配电路100阻抗变换、功率芯片200放大后，通过输出合成器500合成为一路输出。示例性的，输入功分器400和输出合成器500采用平面微带电路形式。
86.本发明实施例提供了一种微波功率器件的设计方法，应用于设计本发明实施例提供的任一项上述微波功率器件，该方法包括：
87.基于功率芯片200的大信号模型，利用微波仿真软件确定功率芯片200的输入阻抗。
88.基于输入匹配电路100和功率芯片200构建微波功率器件的集总参数电路。输入匹配电路100包括依次连接的主匹配电容c、匹配电阻r和次匹配电容c’。
89.基于功率芯片200的输入阻抗，通过集总参数电路仿真确定主匹配电容c、和次匹配电容c’的电容值，以及匹配电阻r的电阻值。
90.示例性，将输入匹配电路100的输入端、输出端的键合丝作为电感，基于功率芯片200的输入阻抗，通过仿真确定主匹配电容c、和次匹配电容c’的电容值，以及匹配电阻r的电阻值。
91.本发明提供的实施例通过依次连接的主匹配电容、匹配电阻和次匹配电容，将匹配电阻设于主匹配电容与次匹配电容之间，次匹配电容的电容值小于主匹配电容的电容值，匹配电阻距离功率芯片的位置更近，匹配电阻的阻值更小(一般小于1ω)，为传统分立电容、电阻瓷片匹配电路中电阻值的1/6～1/4，既能提高器件的稳定因子，改善器件的稳定性，又显著降低了匹配电阻的功率损耗，提升了功率器件的效率和增益系数。
92.在一个可选的实施例中，输入匹配电路100为集成器件。集成器件包括陶瓷基板层101，设于陶瓷基板层101之下的第一金属层102，设于陶瓷基板层101之上中间区域的电阻层103。电阻层103的两侧设有第二金属层104和第三金属层105。电阻层103的两侧分别电连接第二金属层104和第三金属层105。第二金属层104作为输入匹配电路100的输入端，第三金属层105作为输入匹配电路100的输出端。其中，第一金属层102和第二金属层104构成主匹配电容c。电阻层103构成匹配电阻r。第一金属层102和第三金属层105构成次匹配电容c’。第二金属层104的面积大于第三金属层105的面积。电阻层103、第二金属层104和第三金属层105沿平行于陶瓷基板层101的截面的形状为矩形。上述方法还包括：
93.根据以下公式计算第二金属层104的宽度：
94.w＝c*d/(ε0*εr*l)
95.其中，w为第二金属层104的宽度，c为主匹配电容的电容值，d为陶瓷基板层101的厚度，ε0为，εr为陶瓷基板层101的相对介电常数，l为第二金属层104的长度，第二金属层104的长度为垂直于主匹配电容c与次匹配电容c’连线方向的尺寸。
96.根据以下公式计算电阻层103的宽度：
97.w
′
＝l*r/r
□
98.其中，w
′
为电阻层103的宽度，l为第二金属层104的长度，r为匹配电阻r的阻值，r
□
为电阻层103的方块电阻。
99.示例性的，可将第二金属层104、电阻层103和第三金属层105的长度设置为与功率芯片200栅极长度一致。第三金属层105与功率芯片200的栅极通过键合丝连接，第三金属层105的宽度至少需要满足键合工艺要求。电阻层无法直接与功率芯片直接电连接，通过第三金属层实现电连接。例如，第三金属层105的宽度大于200微米。
100.通过电磁仿迭代修正主匹配电容c、匹配电阻r和次匹配电容c’的物理尺寸，将功率芯片200输入阻抗的虚部抵消，将功率芯片200输入阻抗的实部阻抗由零点几欧姆提升至
几欧姆甚至十几欧姆。例如，将功率芯片200输入阻抗的实部变换至50ω。
101.本发明实施例提供的设计方法，输入匹配电路布局紧凑，不额外增加电路尺寸，应用频率高，减少了生产装配元件的数量，缩短了烧结时间，减少了键合金丝数量，有利于提高产品的一致性，提升生产效率，降低生产成本，可广泛应用于大功率器件匹配电路设计，便于实现器件的小型化。本发明实施例提供的设计方法实现的微波功率器件可直接用于标准的50ω电子系统中，满足通信、雷达等电子系统对固态功率放大器等组件产品大功率、高效率、小型化、高可靠性的要求。
102.对多个功率芯片200合成结构的微波功率器件，一个功率芯片200对应一个输入匹配电路100。采用平面微带电路形式的输入功分器400将输入功率分配至各输入匹配电路100。各输入匹配电路100分别将功率芯片200的输入端的阻抗变换至50ω。采用cad软件，将微波功率器件内部的输入匹配电路100、功率芯片200、输入功分器400、输出合成器500进行一体化仿真，进一步优化输入匹配电路100的电阻、电容物理尺寸，提高器件稳定因子，得到满足器件性能指标要求的功率器件电路拓扑和设计值。
103.装配上述输入匹配电路100时，可采用金锡焊料将输入匹配电路100烧结在微波功率器件封装外壳或载体中。采用键合金丝将输入匹配电路100的主匹配电容c和次匹配电容c’分别与器件输入端、对应功率芯片200的输入端电极连接。
104.以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

技术特征：

1.一种微波功率器件，其特征在于，包括：输入匹配电路和功率芯片；所述输入匹配电路的输入端连接所述微波功率器件的输入端；所述输入匹配电路的输出端连接所述功率芯片的输入端；所述功率芯片的输出端连接所述微波功率器件的输出端；所述输入匹配电路包括依次连接的主匹配电容、匹配电阻和次匹配电容；主匹配电容的输入端作为输入匹配电路的输入端；次匹配电容的输出端作为输入匹配电路的输出端；其中，主匹配电容的电容值大于次匹配电容的电容值。2.如权利要求1所述的微波功率器件，其特征在于，所述输入匹配电路为集成器件；所述集成器件包括陶瓷基板层，设于陶瓷基板层之下的第一金属层，设于陶瓷基板层之上中间区域的电阻层；电阻层的两侧设有第二金属层和第三金属层；电阻层的两侧分别电连接第二金属层和第三金属层；第二金属层作为所述输入匹配电路的输入端，第三金属层作为所述输入匹配电路的输出端；其中，第一金属层和第二金属层构成主匹配电容；电阻层构成匹配电阻；第一金属层和第三金属层构成次匹配电容；第二金属层的面积大于第三金属层的面积。3.如权利要求2所述的微波功率器件，其特征在于，所述电阻层、第二金属层和第三金属层沿平行于陶瓷基板层的截面的形状为矩形。4.如权利要求3所述的微波功率器件，其特征在于，所述第二金属层的宽度满足下述公式：w＝c*d/(ε0*ε
r
*l)其中，w为第二金属层的宽度，c为主匹配电容的电容值，d为陶瓷基板层的厚度，ε0为，ε
r
为陶瓷基板层的相对介电常数，l为第二金属层的长度，所述第二金属层的长度为垂直于主匹配电容与次匹配电容连线方向的尺寸。5.如权利要求4所述的微波功率器件，其特征在于，所述电阻层的宽度满足以下公式：w
′
＝l*r/r
□
其中，w
′
为电阻层的宽度，l为第二金属层的长度，r为匹配电阻的阻值，r
□
为电阻层的方块电阻。6.如权利要求1所述的微波功率器件，其特征在于，所述主匹配电容、匹配电阻和次匹配电容为分立器件；主匹配电容、匹配电阻和次匹配电容通过键合丝依次连接。7.如权利要求1所述的微波功率器件，其特征在于，所述微波功率器件还包括输出匹配电路；所述输出匹配电路的输入端连接所述功率芯片的输出端；所述输出匹配电路的输出端连接所述微波功率芯片的输出端。8.如权利要求1所述的微波功率器件，其特征在于，所述输入匹配电路和所述功率芯片均为多个，且所述输入匹配电路和所述功率芯片一一对应连接；所述微波功率器件还包括输入功分器和输出合成器；所述输入功分器的输入端作为微波功率器件的输入端，各输出端与各输入匹配电路的输入端一一对应连接；
所述输出合成器的各输入端与各功率芯片的输出端一一对应连接，输出端连接微波功率器件的输出端。9.一种微波功率器件的设计方法，其特征在于，应用于设计如权利要求1至8任一项所述的微波功率器件，所述方法包括：基于功率芯片的大信号模型，利用微波仿真软件确定功率芯片的输入阻抗；基于输入匹配电路和功率芯片构建微波功率器件的集总参数电路；输入匹配电路包括依次连接的主匹配电容、匹配电阻和次匹配电容；基于所述功率芯片的输入阻抗，通过集总参数电路仿真确定主匹配电容、和次匹配电容的电容值，以及匹配电阻的电阻值。10.如权利要求9所述的微波功率器件，其特征在于，所述输入匹配电路为集成器件；所述集成器件包括陶瓷基板层，设于陶瓷基板层之下的第一金属层，设于陶瓷基板层之上中间区域的电阻层；电阻层的两侧设有第二金属层和第三金属层；电阻层的两侧分别电连接第二金属层和第三金属层；第二金属层作为所述输入匹配电路的输入端，第三金属层作为所述输入匹配电路的输出端；其中，第一金属层和第二金属层构成主匹配电容；电阻层构成匹配电阻；第一金属层和第三金属层构成次匹配电容；第二金属层的面积大于第三金属层的面积；所述电阻层、第二金属层和第三金属层沿平行于陶瓷基板层的截面的形状为矩形；所述方法还包括：根据以下公式计算所述第二金属层的宽度：w＝c*d/(ε0*ε
r
*l)其中，w为第二金属层的宽度，c为主匹配电容的电容值，d为陶瓷基板层的厚度，ε0为，ε
r
为陶瓷基板层的相对介电常数，l为第二金属层的长度，所述第二金属层的长度为垂直于主匹配电容与次匹配电容连线方向的尺寸；根据以下公式计算所述电阻层的宽度：w
′
＝l*r/r
□
其中，w
′
为电阻层的宽度，l为第二金属层的长度，r为匹配电阻的阻值，r
□
为电阻层的方块电阻。

技术总结

本发明提供一种微波功率器件及设计方法。该器件包括：输入匹配电路和功率芯片。输入匹配电路的输出端连接功率芯片的输入端。功率芯片的输出端连接微波功率器件的输出端。输入匹配电路包括依次连接的主匹配电容、匹配电阻和次匹配电容。主匹配电容的输入端作为输入匹配电路的输入端。次匹配电容的输出端作为输入匹配电路的输出端。其中主匹配电容的电容值大于次匹配电容的电容值。本发明通过依次连接的主匹配电容、匹配电阻和次匹配电容，将匹配电阻设于主匹配电容与次匹配电容之间，匹配电阻距离功率芯片的位置更近，匹配电阻的阻值更小，降低了匹配电阻的功率损耗，提升了功率器件的效率和增益系数。效率和增益系数。效率和增益系数。