一种基于鉴相算法的全数字锁相环构架

1.本发明涉及集成电路设计，尤其涉及全数字锁相环与算法结合的整体结构设计。

背景技术：

2.全数字锁相环因其功耗小、面积小已受到越来越多的关注，但在全数字锁相环的设计中，时间数字转换器是设计最复杂功耗最大的部分。而时间数字转换器在全数字锁相环中一般将时间/相位信号转换成数字信号并进行鉴频鉴相工作。因此，本发明拟采用一种包含新型鉴相算法的环路架构，一方面提供振荡器控制字加快锁定时间，另一方面为锁定后的环路提供抑制算法。
3.论文f.cupertino,et al.running dft-based pll algorithm for frequency,phase,and amplitude tracking in aircraft electrical systems(参考文献1)中提出了一种基于离散傅里叶变换(dft)算法的锁相环(pll)结构，文中提出了一种通过离散傅里叶变换进行频率预测后再算出频率差的鉴相公式，得到的频率差再通过pi滤波器得到振荡器控制字，从而使频率输出稳定。此方法可以使振荡器输出收到外界干扰而变化时，及时被环路检测到并对控制字作出相应改变，使环路输出频率稳定。文中所提出的结合了dft算法的pll可以实现实时改变，并应用到信号的n个样本向量上。且文中提到的结构输入为3个相位信号，但通过一个3转2的相位转换器转换成了2路输入信号，在输入到公式中进行处理。但此文的应用背景为三相电力系统，输出频率为360-900hz，输出频率过低。
4.论文m.riaz,et al.an ultra-low-power 2.4ghz all-digital phase-locked loop with injection-locked frequency multiplier and continuous frequency tracking(参考文献2)中提出了一种无时间数字转换器(tdc)的全数字锁相环结构，文中采用连续频率跟踪环路代替了时间数字转换器，即可以减小功耗，同时也减小了环路锁定后，频率偏移的影响。文中的连续频率跟踪环路采用二分搜索算法到振荡器目标谐调字。文中的全数字锁相环通过连续频率追踪环路为数控振荡器提供调谐控制字将输出频率带到目标中心频率，此环路工作在参考频率下，输出频率通过一个可编程分频器反馈回数控振荡器时钟计数器中。数控振荡器时钟计数器将输出送回到连续频率追踪环路在通道频率处进行目标值的比较。一旦频率锁定到了目标频率，锁频环停止工作，使能注入锁定控制器。注入锁定控制器通过向环路中定期注入参考频率脉冲到数控振荡器中以调谐数控振荡器输出的相位。此文采用设计的频率跟踪环路，省去了时间数字转换器的使用，减小了环路的功耗，但频率跟踪环路中采用的依旧是二分搜索法，对于频率的锁定速度没有很理想。
5.论文k.milan,et al.moving-window dft based frequency-locked loop for fm demodulation(参考文献3)中提出了一种基于移动窗口离散傅里叶变换(mwdft)频率锁定环路(fll)，用于从正弦调频信号中提取信号信息，对调频载波进行跟踪，对输入频率的波动进行自适应修正。文中测试采用fpga上自带的14位模拟数字转换器(adc)进行信号采样，通过移动窗口离散傅里叶变换(mwdft)进行频率预测校准，采样频率范围为0-10khz。

技术实现要素：

6.技术问题：本发明的目的是提供一种基于鉴相算法的全数字锁相环构架，将差值型离散傅里叶变换算法运用在全数字锁相环中，其中一方面包含鉴相以及计算振荡器调谐控制字的功能以代替数字时间转换器并加快锁定速度，另一方面检测数控振荡器的输出频率受工艺电压温度等影响的浮动以减小环路噪声。
7.技术方案：本发明的基于鉴相算法的全数字锁相环构架包括：插值型自动频率校准ip-afc模块、基于离散傅里叶变换的频率校准环路dftfal模块、数字环路滤波器dlf、数控振荡器dco模块、可编程分频器pgd、插值器dpi；
8.插值型自动频率校准ip-afc模块对数控振荡器dco模块输出频率进行预调谐，向数控振荡器dco模块中输入预测频率控制字；
9.基于离散傅里叶变换的频率校准环路dftfal模块对数控振荡器dco模块输出频率进行实时检测，并经过数字环路滤波器dlf进行滤波，再将校准振荡器控制字输入到数控振荡器dco模块中，并进行频率校准；可编程分频器pgd根据所需频率设置不同分频比，再将分频后的数控振荡器dco模块输出频率反馈回基于离散傅里叶变换的频率校准环路dftfal中。
10.其中，
11.所述插值型自动频率校准ip-afc模块，根据插值算法得到锁相环频率控制字与输出频率之间的关系式；
[0012][0013]
其中ki与bi为不同情形下线性关系式的参数值；fcw为锁相环频率控制字，i为调谐循环次数，再根据所需频率得到相应的振荡器频率预调谐控制字otw
p
，将得到的预调谐字输入到数控振荡器中，即可得到一个在目标频率附近的振荡器输出；此处有一个插值器dpi根据插值算法给嵌入在插值型自动频率校准ip-afc模块中的比较计算模块输入不同的插值，即可以得到几组数据，根据所得到的数据按照公式(1)所示的线性关系拟合得到预测的锁相环控制字与输出频率的大致关系，得到5组数据即可拟合准确的关系式。
[0014]
所述拟合准确的关系式，首先向频率预计算模块fcm中输入最小控制字(000)，数控振荡器dco模块即根据输入的控制字输出最小振荡频率，通过设置为默认分频比1的可编程分频器将频率返回到频率预计算模块fcm中，记录下这组数据；再向频率预计算模块fcm中输入最大控制字(111)，数控振荡器dco模块根据输入的控制字输出最大振荡频率，通过设置为默认分频比1的可编程分频器将频率返回到频率预计算模块fcm中，再次记录下这组数据；根据得到的两组数据，插值器dpi再向频率预计算模块fcm中输入3组合适的锁相环控制字，最后将记录下的5组数据在比较计算模块中，通过插值算法得到合适的拟合曲线。
[0015]
所述拟合得到预测的锁相环控制字与输出频率的大致关系，得到所输入的锁相环控制字对应的输出频率，在根据这个输出频率得到实际所需要的振荡器输出频率调谐字，将此调谐字输入到数控振荡器中，完成输出频率预调谐。
[0016]
所述基于离散傅里叶变换的频率校准环路dftfal模块，根据插值型离散傅里叶变换ipdft算法，将得到的振荡器输出进行频率估计，根据5位dft离散点，来计算振荡器频率输出，将离散点代入公式：
[0017][0018]
其中，x1、x2分别为跳变前后信号的幅值，ω0为信号频率，分别为跳变前后信号的相位，为傅里叶变换参数，p为跳变点，n为当前序列长度，l为序列总长度，k为当前序列数，n为傅里叶变换对应的序列长度；
[0019]
并进行求逆运算，即可得到频率估计值为：
[0020][0021]
其中，为算法估计得到的频率值，为推导中间值；
[0022]
再将此频率估计值与参考频率进行比较校准，即可得到振荡器校准调谐字otwa。
[0023]
振荡器输出频率，
[0024]fdco
＝otw
p
·kp
+otwa·
kaꢀꢀꢀꢀꢀꢀꢀ
(4)
[0025]
其中otw
p
、otwa分别为数控振荡器的预调谐控制字和校准调谐字，k
p
、ka分别为预调谐增益和校准调谐增益，预调谐字将环路频率快速锁定在目标频率附近，校准调谐字将输出频率与参考频率进行校准，两者相加得到准确的目标频率。
[0026]
有益效果：与现有技术相比，本发明具有以下有益效果：
[0027]
1)本发明采用插值型离散傅里叶变换(ipdft)算法，此算法比离散傅里叶变换(dft)对于频率预测更准确，且可以更及时的感知到输出信号的幅度、相位以及频率的改变，对环路噪声抑制有更大的提升。
[0028]
2)本发明运用在更高频的锁相环系统中，输出频率在7ghz-14ghz，可以运用在无线通信领域。
[0029]
3)本发明为全数字锁相环架构，可以更好地与算法结合与设计，且提出的新型鉴相结构避免了时间数字转换器的运用，减小了全数字锁相环的功耗。
附图说明
[0030]
图1为提出的全数字锁相环(adpll)整体架构简图，
[0031]
图2为图1中ip-afc内部架构，
[0032]
图3为ip-afc运行流程图，
[0033]
图4为图1中dftfal内部架构，
[0034]
图5为dftfal运行流程图，
[0035]
图6为提出的全数字锁相环(adpll)整体框图，
[0036]
图中有：插值型自动频率校准ip-afc、dft频率校准环路dftfal、数字低通滤波dlf、数控振荡器dco、可编程分频器pgd，
[0037]
锁相环频率控制字fcw、振荡器预调谐控制字otw
p
、振荡器校准控制字otwa、参考频率f
ref
、dco输出频率f
dco
、分频后的输出频率f
dco-n
，
[0038]
高速模拟数字转换器adc、dft计算模块dftcm、计数器cnt、振荡调谐字计算模块otwcm、预测频率序列fe(n)、振荡器控制字序列otwn、频率差δf，
[0039]
频率预计算模块fcm、比较计算模块ccm、插值器dpi，
具体实施方式
[0040]
下面结合附图对发明的技术方案进行详细说明。
[0041]
本发明的全数字锁相环架构如图1所示，包括插值型自动频率校准环路、dft频率预测环路、数字低通滤波、数控振荡器、可编程分频器：其中插值型自动频率校准环路用来进行振荡器频率预调谐字的生成，dft频率预测环路进行数控振荡器输出频率的校准，数字低通滤波器将前面多余的高频分量滤除，数控振荡器根据前面提供的调谐控制字输出所需频率，可编程分频器可以根据输出频率不同设置不同分频比将振荡器输出频率分频后，送回到dft频率预测环路中进行比较，据此调整调谐控制字，使环路更精准的锁定在目标频率。
[0042]
dco调谐频率可以根据下式得到：
[0043]fdco
＝otw
p
·kp
+otwa·
kaꢀꢀꢀꢀꢀꢀ
(1)
[0044]
其中otw
p
、otwa分别为数控振荡器的预调谐控制字和校准调谐字，k
p
、ka分别为预调谐增益和校准调谐增益，此增益可根据模块的环路模型推导得出。
[0045]
首先介绍ip-afc预调谐字生成模块的工作方式，其原理图如图2所示，工作流程图如图3所示。为得到锁相环频率控制字与输出频率之间的关系，先分别向环路输入最小控制字与最大控制字，得到两个数控振荡器的输出频率，此时分频比为默认值1。再根据插值算法，向控制器插入适当的值得到新的数控振荡器的输出。根据现有的数据则可得到一组线性关系式：
[0046][0047]
其中ki与bi为不同情形下线性关系式的参数值，每次调谐前都会重新计算参数值以消除环境变化产生的误差。根据上述关系式，即可得到所输入的锁相环控制字所对应的频率，由此可以得到振荡器预调谐字otw
p
。将预调谐字otw
p
输入数控振荡器中，即可得到一个与目标频率较为接近的振荡器输出频率。利用此插值算法进行频率预调谐，比二分搜索法更快，且每次更换不同频率时，都会重新进行关系式的计算，因此可以消除环境因素波动带来的误差，预调谐也更加准确。
[0048]
接下来介绍dft频率校准环路dftfal的工作机理，其原理图如图4所示，流程图如图5所示。在预调谐控制字输入且振荡器输出预调谐得到的频率之后，dft频率校准环路再进入工作。将数控振荡器输出频率f
dco-n
先用高速adc进行采样，取相邻的5位dft值，将这5位数值代入到频率估计算法中。本发明中用到的频率估计算法是基于ipdft的算法。由于振荡器输出为正弦信号，因此有如下表达式：
[0049]
[0050]
p是频率受环境因素影响发生跳变点。那么傅里叶变换后即可得到：
[0051][0052]
其中为方便推导，我们设置参数为方便推导，我们设置参数由此可得到：
[0053][0054]
再将参数设置为再将参数设置为b＝cos(ω0)，即可得到如下关系：
[0055][0056]
将5位dft值代入公式：
[0057]
sk＝wkη
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(7)
[0058]
其中η＝[a1,a2,a3,a4,b]，s(ki),(i＝1,2,3,4,5)为所得到的的5位dft值。
[0059]
由此可得到即得到输出频率的估计值。
[0060]
再将得到的输出频率估计值与参考频率采样得到的结果进行比较校准，得到频率差，再根据频率差计算得到振荡器校准调谐控制字otwa。
[0061]
dft频率校准环路在预调谐之后一直进行校准工作，即可实时更新校准调谐字，即环路最终的数控振荡器频率输出为：
[0062]fdco
＝otw
p
·kp
+otwa·
kaꢀꢀꢀꢀꢀꢀꢀ
(8)
[0063]
因为此环路在环境变量如电压温度等因素波动，也在检测频率变化，因此可以减小由环境参数变化引起的频率误差，得到的输出频率更加准确。
[0064]
基于新型鉴相算法的全数字锁相环先通过插值型自动频率校准环路进行环路输出频率的快速锁定，因为只是预测输出频率并使数控振荡器在目标频率附近输出，此过程省去了时间数字转换器等鉴相部分，当锁定在目标频率附近后，使dft频率校准环路工作，此环路工作通过算法对振荡器实际的输出频率进行ipdft算法的估计，此算法可以准确估计出输出频率，且可以在环路受到外界影响时也准确估计出振荡器的输出频率，再与参考频率进行比较，此过程为提出的新型鉴相算法过程，省去了时间数字转换器的鉴相过程，使整体环路功耗减小，且对环路噪声有一定的抑制作用。

技术特征：

1.一种基于鉴相算法的全数字锁相环构架，其特征在于包括：插值型自动频率校准ip-afc模块、基于离散傅里叶变换的频率校准环路dftfal模块、数字环路滤波器dlf、数控振荡器dco模块、可编程分频器pgd、插值器dpi；插值型自动频率校准ip-afc模块对数控振荡器dco模块输出频率进行预调谐，向数控振荡器dco模块中输入预测频率控制字；基于离散傅里叶变换的频率校准环路dftfal模块对数控振荡器dco模块输出频率进行实时检测，并经过数字环路滤波器dlf进行滤波，再将校准振荡器控制字输入到数控振荡器dco模块中，并进行频率校准；可编程分频器pgd根据所需频率设置不同分频比，再将分频后的数控振荡器dco模块输出频率反馈回基于离散傅里叶变换的频率校准环路dftfal中。2.根据权利要求1所述的一种基于鉴相算法的全数字锁相环构架，其特征在于：所述插值型自动频率校准ip-afc模块，根据插值算法得到锁相环频率控制字与输出频率之间的关系式；其中k
i
与b
i
为不同情形下线性关系式的参数值；fcw为锁相环频率控制字，i为调谐循环次数，再根据所需频率得到相应的振荡器频率预调谐控制字otw
p
，将得到的预调谐字输入到数控振荡器中，即可得到一个在目标频率附近的振荡器输出；此处有一个插值器dpi根据插值算法给嵌入在插值型自动频率校准ip-afc模块中的比较计算模块输入不同的插值，即可以得到几组数据，根据所得到的数据按照公式(1)所示的线性关系拟合得到预测的锁相环控制字与输出频率的大致关系，得到5组数据即可拟合准确的关系式。3.根据权利要求2所述的一种基于鉴相算法的全数字锁相环构架，其特征在于：所述拟合准确的关系式，首先向频率预计算模块fcm中输入最小控制字(000)，数控振荡器dco模块即根据输入的控制字输出最小振荡频率，通过设置为默认分频比1的可编程分频器将频率返回到频率预计算模块fcm中，记录下这组数据；再向频率预计算模块fcm中输入最大控制字(111)，数控振荡器dco模块根据输入的控制字输出最大振荡频率，通过设置为默认分频比1的可编程分频器将频率返回到频率预计算模块fcm中，再次记录下这组数据；根据得到的两组数据，插值器dpi再向频率预计算模块fcm中输入3组合适的锁相环控制字，最后将记录下的5组数据在比较计算模块中，通过插值算法得到合适的拟合曲线。4.根据权利要求2所述的一种基于鉴相算法的全数字锁相环构架，其特征在于：所述拟合得到预测的锁相环控制字与输出频率的大致关系，得到所输入的锁相环控制字对应的输出频率，在根据这个输出频率得到实际所需要的振荡器输出频率调谐字，将此调谐字输入到数控振荡器中，完成输出频率预调谐。5.根据权利要求1所述的一种基于鉴相算法的全数字锁相环构架，其特征在于：所述基于离散傅里叶变换的频率校准环路dftfal模块，根据插值型离散傅里叶变换ipdft算法，将得到的振荡器输出进行频率估计，根据5位dft离散点，来计算振荡器频率输出，将离散点代入公式：
其中，x1、x2分别为跳变前后信号的幅值，ω0为信号频率，分别为跳变前后信号的相位，为傅里叶变换参数，p为跳变点，n为当前序列长度，l为序列总长度，k为当前序列数，n为傅里叶变换对应的序列长度；并进行求逆运算，即可得到频率估计值为：其中，为算法估计得到的频率值，为推导中间值；再将此频率估计值与参考频率进行比较校准，即可得到振荡器校准调谐字otw
a
。6.根据权利要求1所述的一种基于鉴相算法的全数字锁相环构架，其特征在于：振荡器输出频率，f
dco
＝otw
p
·
k
p
+otw
a
·
k
a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(4)其中otw
p
、otw
a
分别为数控振荡器的预调谐控制字和校准调谐字，k
p
、k
a
分别为预调谐增益和校准调谐增益，预调谐字将环路频率快速锁定在目标频率附近，校准调谐字将输出频率与参考频率进行校准，两者相加得到准确的目标频率。

技术总结

本发明提出了一种基于鉴相算法的全数字锁相环构架，包括插值型自动频率校准Ip-AFC模块、基于离散傅里叶变换的频率校准环路DFTFAL模块、数字环路滤波器DLF、数控振荡器DCO模块、可编程分频器PGD、插值器DPI；此架构通过基于插值算法的自动频率校准模块得到锁相环频率控制字对应的预调谐字，使锁相环快速锁定，并通过嵌入插值型频率预测环路对数控振荡器的输出频率与参考频率进行比较得到频率差从而得到相应的校准振荡调谐控制字，使锁相环锁定更准确并降低环路噪声。更准确并降低环路噪声。更准确并降低环路噪声。