图形转移方法及半导体器件与流程

1.本发明实施例涉及半导体器件制造技术领域，具体涉及一种图像转移方法及半导体器件。

背景技术：

2.半导体芯片生产过程中需要蒸镀金属做镜面挡光层和防止光串扰的隔离层，通常涉及到图形转移。现有半导体行业通常采用光刻技术实现图形转移，而光刻技术不仅过程复杂，涉及到衬底前处理、匀胶、直写曝光、显影四个部分；而且随着半导体器件的尺寸不断缩小，光刻技术特别是套刻技术的特征尺寸逐渐接近甚至超过了光学光刻的物理极限，带给半导体制造技术尤其是光刻技术更加严峻的挑战。
3.因此，亟需提出一种简单快捷的图形转移方法降低半导体器件制造的时间成本和经济成本。

技术实现要素：

4.为了克服现有技术的不足，本发明实施例的目的在于提供一种图像转移方法及半导体器件，用以降低半导体器件制造的时间成本和经济成本。
5.为解决上述问题，本发明实施例第一方面公开一种图形转移方法，其包括以下步骤：
6.提供一衬底，在所述衬底上形成目标层，对所述目标层进行蚀刻形成纳米孔层；
7.在所述纳米孔层上通过沉积钝化层掩膜形成掩膜层；
8.在所述掩膜层上形成光刻胶层，使用光刻工艺图案化所述光刻胶层，形成光刻胶图形；
9.基于所述光刻胶图形刻蚀所述掩膜层和目标层，形成目标图形；
10.在所述目标图形上沉积al2o3层，并在所述al2o3层上沉积金属层；
11.通过湿法腐蚀进行金属剥离，以去除所述掩膜层，以及掩膜层上端的al2o3层和金属层，得到图形化金属层。
12.作为进一步优选的方案，在本发明实施例第一方面中，所述目标层为通过蚀刻形成纳米孔的介电层或导电层。
13.作为进一步优选的方案，在本发明实施例第一方面中，所述目标层为gan层或gaas 层。
14.作为进一步优选的方案，在本发明实施例第一方面中，在所述纳米孔层上通过pecvd沉积钝化层掩膜形成掩膜层；或/和，所述掩膜层的厚度为1-2μm；或/和，所述掩膜层的材料为sio2、sin4、金属以及光刻胶中的任一种。
15.作为进一步优选的方案，在本发明实施例第一方面中，基于所述光刻胶图形刻蚀所述掩膜层和目标层，形成目标图形，包括：
16.使用光刻胶图形刻蚀图案化所述掩膜层，形成掩膜图形；
17.使用所述掩膜图形刻蚀图案化所述目标层，形成芯片图形；
18.所述掩膜图形、芯片图形构成所述目标图形。
19.作为进一步优选的方案，在本发明实施例第一方面中，使用光刻胶图形通过icp 刻蚀图案化所述掩膜层，形成掩膜图形；或/和，使用所述掩膜图形通过icp刻蚀图案化所述目标层，形成芯片图形；或/和，所述芯片图形为正多方形或圆形。
20.作为进一步优选的方案，所述光刻胶图层为负性光刻胶层；
21.基于所述光刻胶图形刻蚀所述掩膜层和目标层，形成目标图形，包括：
22.在光刻胶图形上蒸镀金属铬，进行金属剥离形成铬硬掩膜；
23.使用所述硬掩膜通过icp刻蚀图案化所述掩膜层和目标层，形成目标图形。
24.作为进一步优选的方案，在本发明实施例第一方面中，在所述目标图形上通过ald 沉积所述al2o3层；或/和，所述al2o3层的厚度为10-50nm；或/和，在所述al2o3层上通过sputter沉积所述金属层；或/和，所述金属层的材质为黑吸光金属或白反光金属或所述金属层的材质为铬、钨、镍和钛中的任一种。
25.作为进一步优选的方案，在本发明实施例第一方面中，通过湿法腐蚀进行金属剥离，以去除所述掩膜层，以及掩膜层上端的al2o3层和金属层，得到图形化金属层，包括：
26.将沉积有金属层的衬底放置在缓冲氧化物刻蚀液中进行湿法去除掩膜层；
27.将浸泡完所述缓冲氧化物刻蚀液的衬底进行蓝膜金属剥离去掉掩膜层上端的al2o3层和金属层；
28.将剥离完al2o3层和金属层的衬底再次浸泡在缓冲氧化物刻蚀液中，去除目标层上残留的掩膜层，得到图形化金属层。
29.本发明实施例第二方面公开一种半导体器件，其使用本发明实施例第一方面所述的图形转移方法进行制造。
30.与现有技术相比，本发明实施例的有益效果在于：
31.本发明实施例直接采用湿法腐蚀进行金属剥离，避免了复杂的光刻流程以及小尺寸光刻套刻带来的严峻挑战；该图形转移方法具有工艺简单、操作性强和制造速度快等优势，大大简化了传统图形转移方法的工艺制程，降低了半导体器件制造的时间成本和经济成本。
附图说明
32.图1为本发明实施例提供的一种图形转移方法的流程示意图；
33.图2-图9为本发明实施例提供的图形转移方法中各制备步骤的结构示意图；
34.图10为图9的俯视图。
35.图中：1、衬底；2、目标层；3、掩膜层；4、光刻胶层；5、al2o3层；6、金属层。
具体实施方式
36.本具体实施例仅仅是对本发明实施例的解释，其并不是对本发明实施例的限制，本领域技术人员在阅读完本说明书后可以根据需要对本实施例做出没有创造性贡献的修改，但只要在本发明实施例的权利要求范围内都受到专利法的保护。
37.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例
中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明实施例一部分实施例，而不是全部的实施例。基于本发明实施例中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明实施例保护的范围。
38.本技术的说明书和权利要求书中的术语“包括”以及它的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
39.在本发明实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
40.本发明实施例公开了一种图形转移方法和半导体器件，其无需光刻以及其它多余工序，直接在现有流程基础上采用湿法金属剥离的方式实现图形化转移，具有工艺简单，操作性强和制造速度快得优势，大大简化了传统图形转移方法的工艺制程，以下结合附图进行详细描述。
41.实施例一
42.请参阅图1，图1是本发明实施例公开的一种图形转移方法的流程示意图。如图1 所示，该图形转移方法方法包括以下步骤：
43.s110、提供一衬底，在所述衬底上形成目标层，对所述目标层进行蚀刻形成纳米孔层。
44.请参照图2所示，衬底1可以是蓝宝石衬底，al基衬底，si基衬底等，目标层2 可以采用任何可以通过蚀刻形成的纳米孔的介电层或导电层，例如gan层、gaas层等，在本发明较佳的实施例中，目标层2可以采用n-gan层(n型氮化镓)。
45.在目标层形成纳米孔层的方法可以通过电化学腐蚀的方式形成。
46.s120、在所述纳米孔层上通过沉积钝化层掩膜形成掩膜层。
47.请参照图3所示，为避免目标层因蚀刻受到损坏，在纳米孔层形成掩膜层作为保护。掩膜层3可以采用sio2、sin4、金属、光刻胶等钝化层。可以通过pecvd(plasmaenhanced chemical vapor deposition等离子体增强化学的气相沉积法)在纳米孔层上沉积钝化层掩膜形成1um-2um掩膜层。
48.s130、在所述掩膜层上形成光刻胶层，使用光刻工艺图案化所述光刻胶层，形成光刻胶图形。
49.请参照图4所示，先在掩膜层上旋涂光刻胶，以形成光刻胶层4，然后使用光刻工艺图案化所述光刻胶层，形成光刻胶图形。
50.s140、基于所述光刻胶图形刻蚀所述掩膜层和目标层，形成目标图形。
51.首先使用光刻胶图形通过icp(电感耦合等离子)刻蚀图案化所述掩膜层，形成掩膜图形，请参照图5所示。然后在使用掩膜图形通过icp刻蚀图案化所述目标层，形成芯片图形，请参照图6所示。
52.芯片图形可以是正多边形，例如正方形或正五边形等，也可以说圆形等。将掩膜图
形和芯片图形合称为目标图形。
53.s150、在所述目标图形上沉积al2o3层，并在所述al2o3层上沉积金属层。
54.请参照图7所示，可以通过ald(atomic layer deposition原子层沉积技术)在目标图形沉积al2o3层5，沉积al2o3层的目的在于提高后续金属层蒸镀侧壁覆盖能力。在本发明较佳的实施例中，al2o3层5的厚度为10-50nm，可以使得金属层蒸镀侧壁覆盖能力达到最佳。
55.请参照图8所示，在al2o3层5上通过sputter(溅射)沉积金属层6，作为防止光串扰的隔离层。示例性的，金属层可以采用铬(cr)，钨(w)等黑吸光金属材质，当然，也可以采用镍(ni)、钛(ti)等白反光金属材质。
56.s160、通过湿法腐蚀进行金属剥离，以去除所述掩膜层，以及掩膜层上端的al2o3层和金属层，得到图形化金属层。
57.在本发明较佳的实施例中，为避免复杂的光刻流程以及小尺寸光刻套刻在半导体器件制造过程中带来的严峻挑战，直接采用湿法腐蚀进行金属剥离，从而大大简化了传统图形转移方法的工艺制程。
58.具体地，首先，将已经沉积好金属层的衬底(即完成上述步骤s110-步骤s150后的衬底)放置在boe(缓冲氧化物刻蚀液)中进行湿法去除掩膜层；然后将浸泡完boe 的衬底进行蓝膜金属剥离去掉掩膜层上端的al2o3层和金属层，最后，再将剥离完al2o3层和金属层的衬底再次浸泡在boe溶液中去除目标层上残留的掩膜层，从而得到图形化金属层，请参照图9和图10所示。
59.上述图形转移方法，包括在已形成芯片图形的目标层表面依次形成al2o3层、金属层，通过boe湿法腐蚀或其他刻蚀方法等去除钝化层，进而让目标层上图形化掩膜层实现金属层图形化，在本发明中，直接采用湿法腐蚀进行金属剥离，避免了复杂的光刻流程以及小尺寸光刻套刻带来的严峻挑战。该图形转移方法具有工艺简单，操作性强和制造速度快得优势，大大简化了传统图形转移方法的工艺制程。
60.从图10可以看出，在目标层上形成以al2o3层和金属层构成的沟道作为挡光(吸光或反光)结构，可以防止光串扰。
61.实施例二
62.本实施例二提供一种新型的图形转移方法，其基本步骤与实施例一大致相同，不同在于，对应于实施例一的步骤s140，在本实施例二中，在所述掩膜层上形成负性光刻胶层，使用光刻工艺图案化所述负性光刻胶层，形成光刻胶图形，然后在光刻胶图形上蒸镀金属cr，进行金属剥离形成cr硬掩膜；对应于实施例一的步骤s150，在本实施例二中，使用硬掩膜通过icp分别刻蚀图案化掩膜层和目标层，形成目标图形。
63.实施例三
64.实施例三提供一种半导体器件，其可以采用实施例一或实施例二中任意的图形转移方法来制造得到的可以应用于不同场景中的线路板。
65.上面结合附图对本发明实施例进行了描述，但是本发明实施例并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明实施例的启示下，在不脱离本发明实施例宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明实施例的保护之内。

技术特征：

1.一种图形转移方法，其特征在于，其包括以下步骤：提供一衬底，在所述衬底上形成目标层，对所述目标层进行蚀刻形成纳米孔层；在所述纳米孔层上通过沉积钝化层掩膜形成掩膜层；在所述掩膜层上形成光刻胶层，使用光刻工艺图案化所述光刻胶层，形成光刻胶图形；基于所述光刻胶图形刻蚀所述掩膜层和目标层，形成目标图形；在所述目标图形上沉积al2o3层，并在所述al2o3层上沉积金属层；通过湿法腐蚀进行金属剥离，以去除所述掩膜层，以及掩膜层上端的al2o3层和金属层，得到图形化金属层。2.根据权利要求书1所述的图形转移方法，其特征在于，所述目标层为通过蚀刻形成纳米孔的介电层或导电层。3.根据权利要求书2所述的图形转移方法，其特征在于，所述目标层为gan层或gaas层。4.根据权利要求书1所述的图形转移方法，其特征在于，在所述纳米孔层上通过pecvd沉积钝化层掩膜形成掩膜层；或/和，所述掩膜层的厚度为1-2μm；或/和，所述掩膜层的材料为sio2、sin4、金属以及光刻胶中的任一种。5.根据权利要求书1所述的图形转移方法，其特征在于，基于所述光刻胶图形刻蚀所述掩膜层和目标层，形成目标图形，包括：使用光刻胶图形刻蚀图案化所述掩膜层，形成掩膜图形；使用所述掩膜图形刻蚀图案化所述目标层，形成芯片图形；所述掩膜图形、芯片图形构成所述目标图形。6.根据权利要求书5所述的图形转移方法，其特征在于，使用光刻胶图形通过icp刻蚀图案化所述掩膜层，形成掩膜图形；或/和，使用所述掩膜图形通过icp刻蚀图案化所述目标层，形成芯片图形；或/和，所述芯片图形为正多方形或圆形。7.根据权利要求书1所述的图形转移方法，其特征在于，所述光刻胶图层为负性光刻胶层；基于所述光刻胶图形刻蚀所述掩膜层和目标层，形成目标图形，包括：在光刻胶图形上蒸镀金属铬，进行金属剥离形成铬硬掩膜；使用所述硬掩膜通过icp刻蚀图案化所述掩膜层和目标层，形成目标图形。8.根据权利要求书1-7任一项所述的图形转移方法，其特征在于，在所述目标图形上通过ald沉积所述al2o3层；或/和，所述al2o3层的厚度为10-50nm；或/和，在所述al2o3层上通过sputter沉积所述金属层；或/和，所述金属层的材质为黑吸光金属或白反光金属或所述金属层的材质为铬、钨、镍和钛中的任一种。9.根据权利要求书1-7任一项所述的图形转移方法，其特征在于，通过湿法腐蚀进行金属剥离，以去除所述掩膜层，以及掩膜层上端的al2o3层和金属层，得到图形化金属层，包括：将沉积有金属层的衬底放置在缓冲氧化物刻蚀液中进行湿法去除掩膜层；将浸泡完所述缓冲氧化物刻蚀液的衬底进行蓝膜金属剥离去掉掩膜层上端的al2o3层和金属层；将剥离完al2o3层和金属层的衬底再次浸泡在缓冲氧化物刻蚀液中，去除目标层上残留的掩膜层，得到图形化金属层。10.一种半导体器件，其特征在于，其使用权利要求1-9任一项所述的图形转移方法进
行制造。

技术总结

本发明实施例公开了一种图形转移方法和半导体器件，涉及半导体器件制造领域，该方法包括：提供一衬底，在衬底上形成目标层，对目标层进行蚀刻形成纳米孔层；在纳米孔层上通过沉积钝化层掩膜形成掩膜层；在掩膜层上形成光刻胶层，使用光刻工艺图案化光刻胶层，形成光刻胶图形；基于光刻胶图形刻蚀掩膜层和目标层，形成目标图形；在目标图形上沉积Al2O3层，并在Al2O3层上沉积金属层；通过湿法腐蚀进行金属剥离，以去除掩膜层，以及掩膜层上端的Al2O3层和金属层，得到图形化金属层。本发明实施例直接采用湿法腐蚀进行金属剥离，避免了复杂的光刻流程及小尺寸光刻套刻带来的严峻挑战，降低了半导体器件制造的时间成本和经济成本。了半导体器件制造的时间成本和经济成本。了半导体器件制造的时间成本和经济成本。