一种优化的数字过零锁相方法

1.1 一种优化的数字过零锁相方法
在并网型电力电子设备中,不可避免地都面临锁相技术的应用[111],这是由于电流环需要基准相位进行控制,而直接将电网电压经标幺后作为锁相信号会引入电网中的谐波等干扰。目前的单相锁相技术可分为数字锁相与模拟锁相两种。模拟锁相依靠外围模拟电路捕获电压过零点,并以中断的方式触发微控制芯片[112],这种锁相方式的缺点在于难以有效分辨多次过零等干扰因素,因此目前已经较少应用。数字锁相主要有过零锁相及软件锁相两类,过零锁相依靠对采样信号过零点的判断,以软件滤波的方法剔除多次过零等信号干扰,以数字计算的方法实现正弦信号的输出[113]。过零锁相作为目前应用最广泛的单相锁相方法,其优点在于实现简单且不引入输入电压中的谐波与畸变,但存在周期性滞后的问题,数字化离散采样存在过零时差,且在输入电压频率不稳定的情况下易发生输出相位突变。软件锁相方法主要是通过虚拟3/2变换或单相功率分解等方法实现与输入电压同频同相的正弦信号输出[114]。软件锁相的优点是不存在周期性滞后,动态响应较快,相位信息完整,但其缺点是容易引入输入电压中的谐波,且当输入电压幅值变化剧烈时,易发生输出信号紊乱的情况。
由于现有各种锁相技术均存在不同程度的缺陷,因此本节在数字过零锁相的基础上进行了优
化,解决相位突变及过零时差,从而保证控制系统的稳定性。
在数字控制系统中,模拟量被以离散化的数字量形式送入锁相单元。由于采样系统和输入电压的频率及相位无法同步,往往出现图3.45所示的过零时差现象。
3.45 过零时差现象原理图
在图3.45中,t(k)t(k+1)t(k+2)……为采样时刻,uN为输入电压信号,uN的实际过零时刻为tz。但在数字系统离散化采样中,仅能够判断过零点在t(k)通风柜控制t(k+1)之间,一般情况下会以t(k+1)作为锁相输出信号的起始点。因此,就产生了过零时差td
令系统采样周期为TS,则
                                (3-38)
零时刻过零时差的存在将使系统锁相信号出现误差,且直接影响系统并网电流功率因数等关键参数。因此,对于高性能控制系统,必须解决该问题,一般的方法是采用正弦查表的方式[111],但会占用大量的系统内存资源。本文提出在单周期内对正弦信号近似线性化的方法,解决该问题,从而近似地逼近实际正弦时刻。
由于uN(t)为正弦信号,且幅值为UN,因此
                          (3-39)
由于系统采样频率远大于基频,因此可认为,则结合式(3-38)
                            (3-40)
将式(3-40)代入(3-39)中得
                            (3-41)
可由系统采样得到,UN已知,因此可由式(3-41)得过零误差td。实际系统中的UN可由均方根算法得出,以避免电网电压设计值与实际值不符造成的误差。同时需为td加以限幅,如式(3-42)所示,以避免偶然出现的uN波形畸变或采样干扰等因素造成锁相输出误差。
                          (3-42)
奶浆柴胡
由于过零锁相存在周期性滞后,仅在输入信号过零时刻对输出信号进行校准,因此当输入信号频率变化时,易出现图pvc胶粒3.46所示相位突变。
3.46 相位突变现象仿真波形图
在图3.46中,uN为锁相输入信号,其幅值为2sin(ωt)为锁相输出信号。uN的频率在1s时刻由金属粉末涂料50Hz工频突降5%,在下一次正向过零点约1.021s时,sin(ωt)产生了相位突变。当控制系统相位给定信号出现图中所示突变时,将直接造成输入电流的波动,从而影响输入电流质量和直流母线电压稳定性。
因此,本节对实际锁相相位和锁相输出相位进行区别,通过加入PI调节器缓冲,使输出相位平缓变化,且最终达到与实际锁相相位同步的效果,控制框图如图3.47所示。
3.47 优化数字过零锁相控制框图
在图3.47中,输入电压信号uN在经过防止多次过零干扰的滤波器Filter后,送入鉴相器PD
PD的送出的信号中,ts为两个uN过零点间经过计时得到的时间步长,clr为过零时刻发出的累加清零信号,td为过零时差。ADD1为实际锁相相位累加器,每次系统中断则输出值累加ts,收到clr信号则清零。ADD2为输出相位累加器,每次系统中断则输出值累加ts,计满则自动清零。tr为实际锁相相位,作为PI调节器的给定信号。to为输出相位,由PI调节器输出与ADD2累加结果相加得到。最后的SIN模块为正弦求值模块。
这种锁相方法的优势在于使用PI调节器可以对输出相位进行缓冲,不使其存在剧烈变化,同时在稳态下输出相位将与实际相位完全重合。
3.48为在与图3.46中相同的u溴化丁基橡胶N输入信号下,优化数字过零锁相的仿真结果。
3.48 优化数字过零锁仿真结果
在图3.48中,由0.99s1s的两个过零时刻可见,稳态下优化数字过零锁相精度很高,不存在误差。当uN1s时刻频率变化后,锁相输出在1.02s即下一个正向过零时刻开始响应,输出信号不存在相位突变,在之后1个正弦周期内达到与输入信号同相。
综上所述,优化过零锁相抑制了输出信号相位突变,同时提高了锁相稳态精度。

本文发布于:2024-09-21 23:35:23,感谢您对本站的认可!

本文链接:https://www.17tex.com/tex/1/338606.html

版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

标签:锁相   相位   信号   输出
留言与评论(共有 0 条评论)
   
验证码:
Copyright ©2019-2024 Comsenz Inc.Powered by © 易纺专利技术学习网 豫ICP备2022007602号 豫公网安备41160202000603 站长QQ:729038198 关于我们 投诉建议