阵列基板以及显示面板的制作方法

1.本技术涉及显示技术领域，特别涉及一种阵列基板以及显示面板。

背景技术：

2.随着电子通信技术的发展，互联网、5g技术以及人工智能等领域也迅速发展，这对与网络配合应用的显示产品也提出了更高的要求。其中，显示屏的大尺寸化和显示屏的高频显示最为重要，是目前发展的重要方向。在显示屏的大尺寸化方面，显示面板中栅极(gate)走线会更长，而在显示屏的高频显示方面，显示面板中gate开启时间需要更短，这使得大尺寸屏幕和高频显示屏幕中gate的阻抗-电容负载(rc loading)都会比较大。

技术实现要素：

3.本技术提供了一种阵列基板以及显示面板，用以降低显示面板中栅极的阻抗-电容负载。
4.所述技术方案如下：
5.第一方面，提供了一种阵列基板，包括衬底、第一金属层、第二金属层以及公共电极层，所述阵列基板还包括多个连接图形，
6.所述第一金属层中设置有多条扫描线，以及与每条所述扫描线对应连接的多条栅极线，每条所述栅极线与一个所述连接图形并联，所述连接图形为金属材料；
7.所述衬底位于所述第一金属层的下方，所述第一金属层位于所述第二金属层下方，所述第二金属层位于所述公共电极层下方；
8.所述公共电极层具有镂空区域，所述镂空区域位于所述栅极线上方。
9.本技术提供的一种阵列基板，由于栅极线与连接图形并联连接，且连接图形为金属材料，根据欧姆定律，栅极线在并联连接图形后的电阻等于栅极线的电阻与连接图形的电阻的乘积，比上栅极线的电阻与连接图形的电阻之和，即r
并
＝(r
栅极线
×r连接图形
)/(r
栅极线
+r
连接图形
)，由此可以得到栅极线在并联连接图形后的电阻小于原本栅极线的电阻。而公共电极层是在阵列基板上整面覆盖，而公共电极层和扫描线为面对面的两个电极，因此存在电容，而在公共电极层设置镂空区域，栅极线上方无公共电极层覆盖，这样减少了栅极线耦合电容面积，从而减少了栅极线的电容。因此本技术从电阻和电容两方面降低了阵列基板的阻抗-电容负载，从而满足了显示屏幕的大尺寸化和高频需求。
10.可选的，所述第二金属层中设置有多条数据线、与每条所述数据线对应连接的多个源极、以及多个漏极，
11.所述第一金属层中的所述扫描线和所述栅极线为第一金属材料，所述数据线、所述源极和所述漏极为第二金属材料，所述连接图形的金属材料为所述第二金属材料，
12.所述第一金属材料的电阻率大于所述第二金属材料的电阻率。
13.可选的，每条所述栅极线与一个所述连接图形并联，包括：
14.所述栅极线与所述连接图形通过过孔结构连接。
15.可选的，所述扫描线和所述数据线交叉设置，所述第一金属层与所述数据线交叠的区域为第一区域，在所述第一金属层中，所述第一区域的宽度小于除所述第一区域外的其他区域。
16.本技术的一种可能的实现方式中，由于栅极线部分相对于第一区域中扫描线的宽度增加，根据导线在其他条件不变时，横截面积越大电阻越小的特性，可以使栅极线的电阻降低。
17.可选的，所述连接图形在所述衬底上的正投影，与所述第一区域不重合。
18.本技术的一种可能的实现方式中，由于第一区域中扫描线为第一金属材料，数据线为第二金属材料，因此，连接图形未与第一区域连接时可以避免与数据线之间发生短路。
19.可选的，所述连接图形在所述衬底上的正投影，与所述源极和/或所述漏极不重合。
20.本技术的一种可能的实现方式中，由于源极、漏极为第二金属材料，因此连接图形在所述衬底上的正投影与所述源极和/或所述漏极不重合与可以避免薄膜晶体管的源极、漏极发生短路。
21.可选的，所述阵列基板还包括第一功能层以及第二功能层，所述衬底设置在第一层，从所述衬底开始由下往上依次设置所述第一金属层、所述第一功能层、所述第二金属层、所述第二功能层以及所述公共电极层。
22.可选的，所述第一功能层为栅极绝缘层，所述第二功能层为有机平坦层。
23.可选的，所述阵列基板还包括像素电极层，所述像素电极层设置于所述公共电极层上方，所述像素电极层和所述公共电极层中间设置有钝化层。
24.第二方面，本技术实施例提供一种显示面板，所述显示面板包括对置基板，所述对置基板与如上述的阵列基板对合设置，所述阵列基板和所述对置基板之间填充有液晶材料。
25.可以理解的是，上述第二方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。
附图说明
26.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
27.图1是本技术实施例提供的一种阵列基板的剖面结构示意图；
28.图2是本技术实施例提供的一种阵列基板的俯视平面结构示意图；
29.图3是本技术实施例提供的一种显示面板的示意图。
30.其中，各附图标号所代表的含义分别为：
31.101、衬底；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
102、第一金属层；
ꢀꢀꢀꢀꢀꢀꢀ
103、第二金属层；
32.104、公共电极层；
ꢀꢀꢀꢀꢀꢀꢀ
105、连接图形；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
106、栅极线；
33.107、镂空区域；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
108、栅极；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
109、源极
34.110、漏极；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
111、扫描线；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
112、数据线；
35.113、过孔结构；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
114、第一区域；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
115、第一功能层；
36.116、第二功能层；
ꢀꢀꢀꢀꢀꢀꢀ
117、像素电极层；
ꢀꢀꢀꢀꢀꢀꢀ
118、钝化层
37.119、半导体层；
38.20、显示区；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
21、非显示区；
39.30、显示面板；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
301、对置基板；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
302、阵列基板；
40.303、液晶材料。
具体实施方式
41.为使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术实施方式作进一步地详细描述。
42.应当理解的是，本技术提及的“多个”是指两个或两个以上。在本技术的描述中，除非另有说明，“/”表示或的意思，比如，a/b可以表示a或b；本文中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，比如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，为了便于清楚描述本技术的技术方案，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
43.在对本技术实施例进行详细地解释说明之前，先对本技术实施例的应用场景予以说明。
44.显示面板若想往大尺寸化方向发展，则显示面板中的栅极线(gate线)走线需要更长，若想往高频显示方向发展，则显示面板中像素的栅极(gate)开启时间则需要更短。但gate线走线变长后、以及gate开启时间变短会降低gate的阻抗-电容负载(rc loading)。
45.为此，本技术方案提出了一种阵列基板以及显示面板，该阵列基板可以降低gate耦合电容和阻抗。
46.下面对本技术实施例提供的一种阵列基板以及显示面板进行详细地解释说明。
47.本技术实施例提供的一种阵列基板，如图1所示为阵列基板剖面图，包括衬底101、第一金属层102、第二金属层103以及公共电极层104。阵列基板还包括多个连接图形105。第一金属层102中设置有多条扫描线，以及与每条扫描线对应连接的多条栅极线106，每条栅极线106与一个连接图形105并联，连接图形105为金属材料。衬底101位于第一金属层102下方，第一金属层102位于第二金属层103下方，第二金属层103位于公共电极层104下方。公共电极层104具有镂空区域107，镂空区域107位于栅极线106上方。
48.在本技术的一个实施例中，结合如图2所示的一种阵列基板中一个像素单元的平面示意图，包括扫描线111、数据线112。其中，栅极线106与连接图形105并联连接。像素单元中薄膜晶体管(thin film transistor，tft)的栅极108与栅极线106连接，栅极线106与扫描线111连接。源极109与数据线112连接，源极109和漏极110位于栅极108的左右两侧。公共电极层104上具有的镂空区域107位于栅极线106以及与栅极线106并联的连接图形105正上方。其中，公共电极层104在栅极线106和连接图形105部分，有足够的安全距离，可以保证并联设置的栅极线106和连接图形上方没有公共电极层104覆盖。
49.值得说明的是，本实施例中的薄膜晶体管具有两个栅极108，薄膜晶体管为双栅结
构，也可以具有一个栅极108，在此处不做限定。镂空区域107可以通过刻蚀等方法对公共电极层104进行处理得到，在此处不做限定。
50.值得说明的是，本技术实施例中的薄膜晶体管(tft)沟道呈“一”字型，在本技术的其他实施例中，薄膜晶体管(tft)沟道可以是“u”型或者“l”型，在此处不做限定。
51.本技术提供的一种阵列基板，由于栅极线106与连接图形105并联连接，且连接图形105为金属材料，根据欧姆定律，栅极线106在并联连接图形105后的电阻等于栅极线106的电阻与连接图形105的电阻的乘积，比上栅极线106的电阻与连接图形105的电阻之和，即r
并
＝(r
栅极线
×r连接图形
)/(r
栅极线
+r
连接图形
)，由此可以得到栅极线106在并联连接图形105后的电阻小于原本栅极线106的电阻。而公共电极层104是在阵列基板上整面覆盖，而公共电极层104和扫描线110为面对面的两个电极，因此存在电容，而在公共电极层104设置镂空区域107，栅极线106上方无公共电极层104覆盖，这样减少了栅极线106耦合电容面积，从而减少了栅极线106的电容。因此本技术从电阻和电容两方面降低了阵列基板的阻抗-电容负载(rc loading)，从而满足了显示屏幕的大尺寸化和高频需求。
52.在本技术的一个实施例中，结合图1和图2，第二金属层103中设置有多条数据线112、与每条数据线112对应连接的多个源极109、以及多个漏极110。第一金属层102中的扫描线111和栅极线106为第一金属材料。数据线112、源极109、漏极110为第二金属材料。连接图形105的金属材料为第二金属材料。第一金属材料的电阻率大于所述第二金属材料的电阻率。
53.可以理解为，第一金属材料包括了扫描线111、栅极线106以及薄膜晶体管(thin film transistor，tft)的栅极108。第二金属材料包括了数据线112以及薄膜晶体管(thin film transistor，tft)的源极109、漏极线110。其中，栅极线106增加了连接图形105，即第一金属材料与第二金属材料并联，可以理解为第一金属材料和第二金属材料上下两层设置，均位于第一金属层102。由于第一金属材料的电阻率大于所述第二金属材料的电阻率，因此并联了连接图形105的栅极线106整体的电阻变小。
54.在本技术的一种可能的实现方式中，第一金属材料为金属钼(mo)或金属(al)。
55.在本技术的一个实施例中，每条栅极线106与一个连接图形105并联，包括：栅极线106与连接图形105通过过孔结构113连接。
56.在本技术的一个可能的实现方式中，结合图1和图2，连接图形105(第二金属材料)位于栅极线106(第一金属材料)上方，第一金属材料和第二金属材料之间通过过孔结构113连接。在本实施例中，栅极线106通过四个过孔结构113连接，分别设置在四个角。过孔结构113是为了保证栅极线106(第一金属材料)与连接图形105(第二金属材料)的导通性。导通性会由过孔结构113数量的变多而变强，过孔结构113的数量在此处不做限定。
57.在本技术的一个实施例中，第一金属层102和数据线112交叉设置，其中，第一金属层102与数据线112交叠的区域为第一区域114。在第一金属层102中，第一区域114的宽度小于除第一区域114外的其他区域。
58.作为一种示例，如图2所示，在第一金属层102中设置的扫描线111，和数据线112交叠的区域为第一区域114，以扫描线111上未与数据线112交叠的区域为第二区域为例。在扫描线111上，第二区域的宽度大于第一区域114的宽度。
59.可以理解的是，扫描线111与栅极线106连接形成一根金属线，该金属线与数据线
112垂直交叉设置。该金属线与数据线的交叠区(对应上述的第一区域114)，也称作cross区，宽度比该金属线上的非交叠区(对应上述的第二区域)，也称作非cross区窄。值得说明的是，栅极线106部分的宽度增加，同样降低了栅极线106的电阻。
60.在本技术的一个实施例中，连接图形105在衬底101上的正投影与第一区域114不重合。
61.举例说明，如图2所示，从阵列基板的平面图可以看出，连接图形105与第一区域114没有连接。由于第一区域114(交叠区，也称作cross区)中数据线112为第二金属材料，连接图形105为第二金属材料，因此连接图形105与第一区域114不重合，可以避免扫描线111与数据线112之间短路。
62.在本技术的一个实施例中，连接图形105在衬底101上的正投影，与源极109和/或漏极110不重合。
63.举例说明，如图2所示，薄膜晶体管(tft)的沟道处，即半导体层119处，与连接图形105不重合，即不使用并联连接图形105的栅极线106。由于源极109和漏极110同连接图形一样均为第二金属材料，所以如果连接图形105与源极109、漏极110重合，会导致源极109和漏极110短接，不重合可以避免薄膜晶体管(tft)的源极109和漏极110短路。
64.在本技术的一个实施例中，如图1所示，阵列基板还包括第一功能层115以及第二功能层116。衬底101设置在最下一层，从衬底101开始由下往上依次设置第一金属层102、第一功能层115、第二金属层103、第二功能层116以及公共电极层104。
65.作为一种示例，以阵列基板的衬底以玻璃基板为例，如图1所示，玻璃基板之上为第一金属层102，第一金属层102中设置有薄膜晶体管(tft)的栅极108、栅极线106以及与栅极线106并联的连接图形105。第一金属层102之上为第一功能层115，在本实施例中，第一功能层115为栅极绝缘层。
66.其中，阵列基板分为显示区20和非显示区21。在显示区30内，第一功能层115之上还设置有半导体层119，第二金属层103位于半导体层119之上，而薄膜晶体管(tft)的源极109、漏极110位于半导体层119之上的第二金属层103中。在非显示区31内，第一功能层115之上直接设置第二金属层103，数据线在第二金属层103中与源极109连接。在第二金属层103之上设置第二功能层116，在本实施例中，第二功能层116为有机平坦化层。公共电极层104设置在有机平坦化层116之上。
67.在本技术的一个实施例中，阵列基板还包括像素电极层117，如图1所示，像素电极层117位于公共电极层104上方。其中，像素电极层117与公共电极层104之间还设置有钝化层118。
68.本技术实施例提供了一种显示面板30，如图3所示，显示面板包括对置基板301，对置基板301与如上述的阵列基板302对合设置，阵列基板和对置基板之间填充有液晶材料303。
69.在本技术的一个实施例中，本实施例提供的显示面板中阵列基板包括公共电极层以及像素电极层，因此，本技术实施例的显示面板可以为平面转换面板(in-plane switching，ips)或者边缘场开关技术面板(fringe field switching，ffs)，在此处不做限定。
70.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记
载的部分，可以参见其它实施例的相关描述。
71.本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本技术的范围。
72.在本技术所提供的实施例中，应该理解到，所揭露的装置/计算机设备和方法，可以通过其它的方式实现。例如，以上所描述的装置/计算机设备实施例仅仅是示意性的，例如，模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。
73.作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
74.以上所述实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围，均应包含在本技术的保护范围之内。

技术特征：

1.一种阵列基板，包括衬底、第一金属层、第二金属层以及公共电极层，其特征在于，所述阵列基板包括多个连接图形，所述第一金属层中设置有多条扫描线，以及与每条所述扫描线对应连接的多条栅极线，每条所述栅极线与一个所述连接图形并联，所述连接图形为金属材料；所述衬底位于所述第一金属层的下方，所述第一金属层位于所述第二金属层下方，所述第二金属层位于所述公共电极层下方；所述公共电极层具有镂空区域，所述镂空区域位于所述栅极线上方。2.根据权利要求1所述的阵列基板，其特征在于，所述第二金属层中设置有多条数据线、与每条所述数据线对应连接的多个源极、以及多个漏极，所述第一金属层中的所述扫描线和所述栅极线为第一金属材料，所述数据线、所述源极和所述漏极为第二金属材料，所述连接图形的金属材料为所述第二金属材料，所述第一金属材料的电阻率大于所述第二金属材料的电阻率。3.根据权利要求1所述的阵列基板，其特征在于，每条所述栅极线与一个所述连接图形并联，包括：所述栅极线与所述连接图形通过过孔结构连接。4.根据权利要求2所述的阵列基板，其特征在于，所述扫描线和所述数据线交叉设置，所述第一金属层与所述数据线交叠的区域为第一区域，在所述第一金属层中，所述第一区域的宽度小于除所述第一区域外的其他区域。5.根据权利要求4所述的阵列基板，其特征在于，所述连接图形在所述衬底上的正投影，与所述第一区域不重合。6.根据权利要求2所述的阵列基板，其特征在于，所述连接图形在所述衬底上的正投影，与所述源极和/或所述漏极不重合。7.根据权利要求1～6任一项所述的阵列基板，其特征在于，所述阵列基板还包括第一功能层以及第二功能层，所述衬底设置在第一层，从所述衬底开始由下往上依次设置所述第一金属层、所述第一功能层、所述第二金属层、所述第二功能层以及所述公共电极层。8.根据权利要求7所述的阵列基板，其特征在于，所述第一功能层为栅极绝缘层，所述第二功能层为有机平坦层。9.根据权利要求1～6任一项所述的阵列基板，其特征在于，所述阵列基板还包括像素电极层，所述像素电极层设置于所述公共电极层上方，所述像素电极层和所述公共电极层中间设置有钝化层。10.一种显示面板，其特征在于，所述显示面板包括对置基板，所述对置基板与如权利要求1～9任一项所述的阵列基板对合设置，所述阵列基板和所述对置基板之间填充有液晶材料。

技术总结

本申请公开了一种阵列基板以及显示面板，涉及显示技术领域。阵列基板包括衬底、第一金属层、第二金属层、公共电极层以及多个连接图形。第一金属层中设置有多条扫描线，以及与每条扫描线对应连接的多条栅极线，每条栅极线与一个连接图形并联。连接图形为金属材料。第一金属层位于第二金属层下方，第二金属层位于公共电极层下方。公共电极层具有镂空区域，镂空区域位于栅极线上方。由于栅极线与连接图形并联，可以得到并联连接图形后的栅极线的电阻变小。在公共电极层设置有镂空区域，这样减少了栅极线耦合电容面积，从而减少了栅极线的电容。本申请从电阻和电容两方面降低了像素单元的阻抗-电容负载，从而满足了显示屏幕的大尺寸化和高频需求。寸化和高频需求。寸化和高频需求。