计算机原理与应用实验
学院：信息与通信工程学院
班级：2017211113
*******
学号：**********
同组成员姓名：李凝
同组成员学号：**********
一、实验目的
1. 掌握 NVIC 中断优先级配置。
2. 学会外部中断配置。雀榕叶
隐形茶杯二、实验原理及内容
（一）实验原理
电路结构如图 3.1 所示
1. NVIC 中断优先级
电池修复器NVIC 是嵌套向量中断控制器，控制着整个芯片中断相关的功能，它跟内核紧密耦合，是内核里面的一个外设。但是各个芯片厂商在设计芯片的时候会对Cortex-M4 内核里面的 NVIC 进行裁剪，把不需要的部分去掉，所以说 STM32 的NVIC 是 Cortex-M4 的 NVIC 的一个子集。
CM4 内核可以支持 256个中断，包括 16个内核中断和 240个外部中断，256 级的可编程中断设置。对于 STM32F4 没有用到 CM4 内核的所有东西，只是用到了一部分，对于 STM32F40 和 41 系列共有 92个中断，其中有 10个内核中断和 82个可屏蔽中断，常用的为 82个可屏蔽中断。
ISER[8]—中断使能寄存器组，用来使能中断，每一位控制一个中断，由于上面已经说明了控制 82 个可屏蔽的中断，因此利用 ISER[0~2]这三个 32 位寄存器就够了。一下的几个寄存器同理。 麦克力电气>3d打印玻纤
ICER[8]—中断除能寄存器组，用来消除中断。
ccyv2
ISPR[8]—中断挂起控制寄存器组，用来挂起中断。
ICPR[8]—中断解挂控制寄存器组，用来解除挂起。
IABR[8]—中断激活标志寄存器组，对应位如果为 1 则表示中断正在被执行。
IP[240]—中断优先级控制寄存器组，它是用来设置中断优先级的。我们只用到了 IP[0]~IP[81]，每个寄存器只用到了高 4 位，这 4 位又用来设置抢占优先级和响应优先级（有关抢占优先级和响应优先级后面会介绍到），而对于抢占优先级和响应优先级各占多少位则由 AIRCR 寄存器控制，相关设置如表 3.1 所示。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议