• 105
•ELECTRONICS WORLD ・探索与观察
针对传统数字正交下变频结构无法对高速AD 采样结果很好的进行处理，介绍了一种混频器后置的方法，在这种方法上，使用多相滤波结构并选取合适的滤波器阶数来对该种结构进一步优化。使得DDC 模块能够很好的处理高速AD 采样结果，减少片上资源消耗。最后对这种结构进行仿真。 下变频模块可以使得位于射频或微波的信号向下变频至中频，以便后续基带处理。随着ADC 芯片采样频率越来越高，对FPGA 芯片中的DSP 资源处理速度要求也更高，以Xilinx 的V7系列芯片为例，其DSP 资源的最高工作频率小于800Mhz ，而高速AD 采样芯片已经达到了1Gsps 以上的采样速率，因此需要一种结构来实现对采样数据的实时处理。1 传统数字正交下变频
传统数字正交下变频结构如图1所示。信号S(n)经过混频后得到两路信号Re[S(n)]与Im[S(n)]，设p=2×f NCO /f s ，f s 为采样频率，f NCO 为NCO 的频率，则信号为：
智能美甲Re[S(n)]=S(n)×cos(p πn)与Im[S(n)]=S(n)×sin(p πn)
酒瓶盖
抛光氧化铝
。
图1 传统数字正交下变频典型结构
进过滤波器滤波后，得到的IQ 两路信号I(n)与Q(n)
为：，，其中
防老剂rd
泥沙过滤器此种方法混频在抽取之前，因此所有数据都需要参与运算，对运算资源要求高。
2 数字正交下变频的改进
2.1 混频器后置法原理分析
混频器位于抽取之前会使得资源产生浪费，因此将混频器置于抽取之后便可降低混频器的运算量，这便是混频器后置法，其结构框图如图2
所示，可得：
图2 混频器后置结构
令c 1(m)=h(m)cos(p πm)，c 2(m)=h(m)sin(p πm)
，则：
智能娃娃机同理可得：
可以发现将滤波器系数能与固定相位的三角函数相乘，再将滤波后数据重新组合，便可得到实际的IQ 信号。虽然在混频结构中的乘法单元数量加倍了，但只要抽取率K 大于3，后置法的数据运算量仍会小于传统结构。
2.2 滤波器结构优化
虽然混频器实际工作频率下降为1/K ，但是滤波器的运算量并没有减少，因此首先可以使用多相结构来减少滤波器运算量。其次通常FIR 滤波器的单位脉冲响应是对称的，因此可以利用对称性，将系数是对称的两项先做加法，然后再乘一种正交数字下变频的改进结构安徽四创电子股份有限公司 王任远 潘文龙
上该项系数，以奇数阶滤波器为例，可使滤波器结构变为图3所示。经过优化的结构可以使得滤波器乘法运算数量减少一半。图3 奇数阶FIR滤波器系数互用结构但是由于此结构将混频器与滤波器系数相结合，使滤波器系数不再对称，增加运算量。要使滤波器系数仍然保持对称性，则需要c 1(a)=±c 1(M-a)，其中0≤a≤M ，由于FIR 系数对称，则只需cos(p πa)=±cos[p π(M-a)]。当pM 为整数时，等式成立，滤波器系数c 1(m)具有对称性，同理滤波器系数c 2(m)也具有对称性。3 仿真验证使用Matlab 产生载波为20MHz ，AD 采样率为100Msps 的测试信号，然后使用Quartus 与ModelSim 对两种结构进行仿真，其中正交数字下变频模块使用40阶的FIR 滤波器，抽取率为4，得到结果如图4所示。可以看这种方法得到的结果与传统结构几乎没有区别。图4 仿真结果4 总结采用混频器后置法，能够提升FPGA 中数字正交下变频模块处理高速信号的能力，即使ADC 采样频率超出芯片DSP 的工作频率，也能够实时的处理采样数据。虽然滤波器与混频器部分相结合后导致系数不再对称，但可以通过选择合适的阶数，使得系数重新对称，降低芯片资源消耗。此方法也有很多缺点，首先滤波器与混频器相结合，使得下变频灵活性降低，变更频率时滤波器也需要变化；其次滤波器系数为原系数乘三角函数，会存在舍入误差。参考：叶和忠，一种正交数字下变频器的高效改进结构：电子设计工程，2010；沈良，一种新的正交数字变频方法：军事通信技术，2001；Xilinx.FIR Compiler v7.2 Product Guide 。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议