一种新型显示面板的栅极驱动电路时序装置的制作方法

1.本实用新型涉及显示面板技术领域，具体地涉及一种新型显示面板的栅极驱动电路时序装置。

背景技术：

2.随着社会科学与经济不断的发展，人们对显示设备体验需求的不断提高，相比传统的tft-lcd显示面板，一种含氧化铟镓锌(igzo)的薄膜电晶体技术的tft-lcd显示面板以其像素电极的刷新率高、透光率高、成本低、响应速度快以及能效水平高等优点逐渐走进大众视野，获得人们青睐。相对传统的a-sitft-lcd面板，igzotft-lcd面板虽各方面表现较优，但缺点是栅极驱动电路在执行下电时，易出现放电能力不足的问题，从而将电荷残留在面板内。当电荷残留在面板内时，面板工作时会显示异常。
3.gip(gate in panel)，是一种将栅极驱动器通过掩模板镀膜技术直接制作在玻璃基板上，将扫描芯片集成在面板上的新型技术，可以达到节省扫描芯片，降低材料成本、减少工艺数量并缩短工艺时间，从而降低液晶面板成本、实现更窄边框的目的。

技术实现要素：

4.本实用新型要解决的技术问题，在于提供一种新型显示面板的栅极驱动电路时序装置，改善下电期间的电荷残留。
5.本实用新型是这样实现的：一种新型显示面板的栅极驱动电路时序装置，包括：
6.晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t9、电容c1与下电时序控制器；
7.所述晶体管t1的栅极与第一gip控制信号端连接，漏极与第一gip输入信号端连接，源极与节点q连接；
8.所述晶体管t2的栅极与节点q连接，漏极与节点p连接，源极与第二gip输入信号端连接；
9.所述晶体管t3的栅极与节点p连接，漏极与节点q连接，源极与第二gip输入信号端连接；
10.所述晶体管t4的栅极与节点q连接，漏极与第三gip输入信号端连接，源极与节点g连接，节点g与gip输出信号端连接；
11.所述晶体管t5的栅极与第四gip输入信号端连接，漏极与节点g连接，源极与第二gip输入信号端连接；
12.所述晶体管t6的栅极与节点p连接，漏极与节点g连接，源极与第二gip输入信号端连接；
13.所述晶体管t7的栅极与第二gip控制信号端连接，漏极与第五gip输入信号端连接，源极与节点q连接；
14.所述晶体管t8的栅极、漏极均与第三gip输入信号端连接，源极与节点p连接；
15.所述晶体管t9的栅极与第四gip输入信号端连接，漏极与节点p连接，源极与第二gip输入信号端连接；
16.所述电容c1的一端与节点q连接，另一端与节点g连接；
17.所述下电时序控制器与所述第一gip输入信号端、第二gip输入信号端、第三gip输入信号端、第四gip输入信号端、第五gip输入信号端、第一gip控制信号端、第二gip控制信号端连接；
18.所述第一gip输入信号端、第二gip输入信号端、第五gip输入信号端、第一gip控制信号端、第二gip控制信号端在第一下电时间为高电平信号，第二下电时间与第三下电时间均为零电平信号；
19.所述第三gip输入信号端在第一下电时间为高电平信号，第二下电时间为方波信号，第三下电时间为零电平信号；
20.所述第四gip输入信号端在第一下电时间为高电平信号，第二下电时间为反向方波信号，第三下电时间为零电平信号。
21.进一步地，所述第一gip输入信号端是连接fw电压信号，所述第二gip输入信号端是连接vgl电压信号，所述第三gip输入信号端是连接ck时钟信号，所述第四gip输入信号端是连接ckb时钟信号，所述第五gip输入信号端是连接bw电压信号。
22.进一步地，所述第一gip控制信号端是连接stv电压信号，所述第二gip控制信号是连接rst电压信号。
23.进一步地，所述gip输出信号端是输出信号g(n)，所述第一gip控制信号端是连接输出信号g(n-4)，所述第二gip控制信号端是连接输出信号g(n+4)。
24.进一步地，所述方波信号是由vgh电压信号与vgl电压信号周期交替而成的方波信号。
25.进一步地，所述晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t9均是tft薄膜晶体管。
26.进一步地，所述晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t9、电容c1与下电时序控制器均固定设置在lcd显示面板。
27.本实用新型的优点在于：在第一下电时间，节点q与节点g被拉升到高电平，在第二下电时间，由于第三gip输入信号端的方波信号与第四gip输入信号端的反向方波信号，节点q通过晶体管t3放电，节点g通过晶体管t5放电或通过晶体管t6放电，改善下电期间的电荷残留，获得良好的显示效果。
附图说明
28.下面参照附图结合实施例对本实用新型作进一步的说明。
29.图1是本实用新型的栅极驱动电路时序装置的结构示意图。
30.图2是本实用新型的下电时序图一。
31.图3是本实用新型的下电时序图二。
具体实施方式
32.本实用新型实施例通过提供一种新型显示面板的栅极驱动电路时序装置，解决了
现有技术中栅极驱动电路在执行下电时将电荷残留在面板内的缺点，实现了改善下电期间的电荷残留，获得良好的显示效果。
33.本实用新型实施例中的技术方案为解决上述缺点，总体思路如下：显示面板在下电过程中，栅极驱动电路的第一gip输入信号端、第二gip输入信号端、第三gip输入信号端、第四gip输入信号端、第五gip输入信号端、第一gip控制信号端、第二gip控制信号端在第一下电时间均为高电平，此时gip输出信号端向外输出高电平，节点q与节点g均被拉升到高电平；然后第一gip输入信号端、第二gip输入信号端、第五gip输入信号端、第一gip控制信号端、第二gip控制信号端变为零电平，晶体管t1与晶体管t7关闭，当第三gip输入信号端为低电平，第四gip输入信号端为高电平时，晶体管t5与晶体管t9打开，晶体管t9将节点p拉低到0v，晶体管t5将节点g拉低到ov，进而完成节点g的放电；当第三gip输入信号端为高电平，第四gip输入信号端为低电平时，晶体管t8打开，节点p为高电平，由此打开晶体管t3与t6，晶体管t3拉低节点q的电平，晶体管t6拉低节点g的电平，完成节点q与节点g的放电。
34.为了更好地理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
35.参阅图1至图3，本实用新型的优选实施例。
36.一种新型显示面板的栅极驱动电路时序装置，包括：
37.晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t9、电容c1与下电时序控制器；
38.所述晶体管t1的栅极与第一gip控制信号端连接，漏极与第一gip输入信号端连接，源极与节点q连接；
39.所述晶体管t2的栅极与节点q连接，漏极与节点p连接，源极与第二gip输入信号端连接；
40.所述晶体管t3的栅极与节点p连接，漏极与节点q连接，源极与第二gip输入信号端连接；
41.所述晶体管t4的栅极与节点q连接，漏极与第三gip输入信号端连接，源极与节点g连接，节点g与gip输出信号端连接；
42.所述晶体管t5的栅极与第四gip输入信号端连接，漏极与节点g连接，源极与第二gip输入信号端连接；
43.所述晶体管t6的栅极与节点p连接，漏极与节点g连接，源极与第二gip输入信号端连接；
44.所述晶体管t7的栅极与第二gip控制信号端连接，漏极与第五gip输入信号端连接，源极与节点q连接；
45.所述晶体管t8的栅极、漏极均与第三gip输入信号端连接，源极与节点p连接；
46.所述晶体管t9的栅极与第四gip输入信号端连接，漏极与节点p连接，源极与第二gip输入信号端连接；
47.所述电容c1的一端与节点q连接，另一端与节点g连接；
48.所述下电时序控制器与所述第一gip输入信号端、第二gip输入信号端、第三gip输入信号端、第四gip输入信号端、第五gip输入信号端、第一gip控制信号端、第二gip控制信号端连接；
49.所述第一gip输入信号端、第二gip输入信号端、第五gip输入信号端、第一gip控制信号端、第二gip控制信号端在第一下电时间为高电平信号，第二下电时间与第三下电时间均为零电平信号；
50.所述第三gip输入信号端在第一下电时间为高电平信号，第二下电时间为方波信号，第三下电时间为零电平信号；
51.所述第四gip输入信号端在第一下电时间为高电平信号，第二下电时间为反向方波信号，第三下电时间为零电平信号。
52.所述第一gip输入信号端是连接fw电压信号，所述第二gip输入信号端是连接vgl电压信号，所述第三gip输入信号端是连接ck时钟信号，所述第四gip输入信号端是连接ckb时钟信号，所述第五gip输入信号端是连接bw电压信号。其中，vgh为正压电平，vgl为负压电平，例如vgh＝+15v，vgl＝-12v。fw为vgh准位，bw为vgl准位；某个信号处于某个电压准位指某个信号的电压完全处于某个电压，如fw为vgh准位，意为fw信号的电压完全处于vgh电压。ck时钟信号与ckb时钟信号的波形相反。
53.所述第一gip控制信号端是连接stv电压信号，所述第二gip控制信号是连接rst电压信号。
54.或者所述gip输出信号端是输出信号g(n)，所述第一gip控制信号端是连接输出信号g(n-4)，所述第二gip控制信号端是连接输出信号g(n+4)。
55.所述方波信号是由vgh电压信号与vgl电压信号周期交替而成的方波信号。
56.下电时序控制器采用的下电时序如图2所示。
57.所述晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t9均是tft薄膜晶体管。此处tft薄膜晶体管是参照n型mos管的导通原理。
58.所述晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t9、电容c1与下电时序控制器均固定设置在lcd显示面板。
59.本实用新型的工作方式：在显示面板中，采取下电时序，是分别先后对画素与栅极驱动电路放电，当栅极驱动电路中q点前后均维持在ov时，面板正常下电，则面板正常关闭。
60.在采用如图2所示的下电时序，在第一下电时间t1(第一阶段)，将显示面板电路中的data与vcom电压拉至0v，data与vcom是指连接液晶的tft器件的走线,停止对画素充电，其余所有信号端均为vgh准位，此时gip输出信号端(节点g)输出vgh，可将显示区的所有tft器件打开，以达到放画素内电荷的目的；晶体管t1与晶体管t7打开，节点q被拉升到高电平，晶体管t4打开，节点g被拉升到高电平。
61.在第二下电时间t2(第二阶段),其他信号端变为gnd即0v，晶体tpck时钟信号按周期反复输入vgh/vgl方波信号，此时栅极驱动电路在正常工作时则存在两种工作状态。第一种状态，ck为vgl，ckb为vgh，vgl/stv/rst/fw/bw信号设为0v时，晶体管t1的栅极与晶体管t7的栅极均为ov，晶体管t1与晶体管t7关闭，无电压输入；同时晶体管t9的栅极与晶体管t5的栅极为高电平，晶体管t9与晶体管t5打开，晶体管t9将节点p的电位拉低至0v，晶体管t5将节点g的电位拉低至ov，进而完成g点放电。第二种状态，ck为vgh，ckb为vgl，vgl/stv/rst/fw/bw信号设为0v，此时晶体管t8打开，对节点p供电，节点p为高电平，由此晶体管t3的栅极与晶体管t6的栅极为高电平，晶体管t3与晶体管t6打开，通过晶体管t3拉低节点q的电位为ov，通过晶体管t6拉低节点g的电位为ov，进而完成节点q与节点g的放电。栅极驱动电
路会以这两种状态不停地反复工作，进一步完成电路放电，由于改善下电期间的电荷残留，获得良好的显示效果。
62.在第三下电时间t3(第三阶段)，所有信号端均调整到gnd，此时所有的晶体管都无法打开，节点q前后均维持在ov，由于释放了栅极驱动电路的电荷，面板正常下电，面板正常关闭。
63.如果采用如图3所示的下电时序，下电时序共分为两个下电时间。在第一下电时间t1(第一阶段)，将显示面板电路中的data与vcom电压拉至0v，停止对画素充电，其余所有信号端均为vgh准位，此时gip输出信号端(节点g)输出vgh，可将显示区所有tft器件打开，以达到放画素内电荷的目的；晶体管t1与晶体管t7打开，节点q被拉升到高电平，晶体管t4打开，节点g被拉升到高电平。在第二下电时间t2(第二阶段)，所有信号端全部调整到gnd，此时所有tft器件无法打开，但因在第一阶段，节点q与节点g点均被拉高到vgh，在第二阶段tft器件的突然关闭，会导致节点q与节点g的电荷无法正常释放，且使用含氧化铟镓锌(igzo)的tft器件漏电极低，更是无法通过器件漏电的方式排出电荷，因此电荷会被锁在栅极驱动电路中，对器件造成伤害。
64.虽然以上描述了本实用新型的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本实用新型的范围的限定，熟悉本领域的技术人员在依照本实用新型的精神所作的等效的修饰以及变化，都应当涵盖在本实用新型的权利要求所保护的范围内。

技术特征：

1.一种新型显示面板的栅极驱动电路时序装置，其特征在于，包括：晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t9、电容c1与下电时序控制器；所述晶体管t1的栅极与第一gip控制信号端连接，漏极与第一gip输入信号端连接，源极与节点q连接；所述晶体管t2的栅极与节点q连接，漏极与节点p连接，源极与第二gip输入信号端连接；所述晶体管t3的栅极与节点p连接，漏极与节点q连接，源极与第二gip输入信号端连接；所述晶体管t4的栅极与节点q连接，漏极与第三gip输入信号端连接，源极与节点g连接，节点g与gip输出信号端连接；所述晶体管t5的栅极与第四gip输入信号端连接，漏极与节点g连接，源极与第二gip输入信号端连接；所述晶体管t6的栅极与节点p连接，漏极与节点g连接，源极与第二gip输入信号端连接；所述晶体管t7的栅极与第二gip控制信号端连接，漏极与第五gip输入信号端连接，源极与节点q连接；所述晶体管t8的栅极、漏极均与第三gip输入信号端连接，源极与节点p连接；所述晶体管t9的栅极与第四gip输入信号端连接，漏极与节点p连接，源极与第二gip输入信号端连接；所述电容c1的一端与节点q连接，另一端与节点g连接；所述下电时序控制器与所述第一gip输入信号端、第二gip输入信号端、第三gip输入信号端、第四gip输入信号端、第五gip输入信号端、第一gip控制信号端、第二gip控制信号端连接；所述第一gip输入信号端、第二gip输入信号端、第五gip输入信号端、第一gip控制信号端、第二gip控制信号端在第一下电时间为高电平信号，第二下电时间与第三下电时间均为零电平信号；所述第三gip输入信号端在第一下电时间为高电平信号，第二下电时间为方波信号，第三下电时间为零电平信号；所述第四gip输入信号端在第一下电时间为高电平信号，第二下电时间为反向方波信号，第三下电时间为零电平信号。2.根据权利要求1所述的一种新型显示面板的栅极驱动电路时序装置，其特征在于，所述第一gip输入信号端是连接fw电压信号，所述第二gip输入信号端是连接vgl电压信号，所述第三gip输入信号端是连接ck时钟信号，所述第四gip输入信号端是连接ckb时钟信号，所述第五gip输入信号端是连接bw电压信号。3.根据权利要求1所述的一种新型显示面板的栅极驱动电路时序装置，其特征在于，所述第一gip控制信号端是连接stv电压信号，所述第二gip控制信号是连接rst电压信号。4.根据权利要求1所述的一种新型显示面板的栅极驱动电路时序装置，其特征在于，所述gip输出信号端是输出信号g(n)，所述第一gip控制信号端是连接输出信号g(n-4)，所述
第二gip控制信号端是连接输出信号g(n+4)。5.根据权利要求1所述的一种新型显示面板的栅极驱动电路时序装置，其特征在于，所述方波信号是由vgh电压信号与vgl电压信号周期交替而成的方波信号。6.根据权利要求1所述的一种新型显示面板的栅极驱动电路时序装置，其特征在于，所述晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t9均是tft薄膜晶体管。7.根据权利要求1所述的一种新型显示面板的栅极驱动电路时序装置，其特征在于，所述晶体管t1、晶体管t2、晶体管t3、晶体管t4、晶体管t5、晶体管t6、晶体管t7、晶体管t8、晶体管t9、电容c1与下电时序控制器均固定设置在lcd显示面板。

技术总结

本实用新型提供一种新型显示面板的栅极驱动电路时序装置，包括：晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、晶体管T7、晶体管T8、晶体管T9、电容C1与下电时序控制器；所述下电时序控制器与所述第一GIP输入信号端、第二GIP输入信号端、第三GIP输入信号端、第四GIP输入信号端、第五GIP输入信号端、第一GIP控制信号端、第二GIP控制信号端连接。本实用新型的优点在于：在第一下电时间，节点Q与节点G被拉升到高电平，在第二下电时间，由于第三GIP输入信号端的方波信号与第四GIP输入信号端的反向方波信号，节点Q通过晶体管T3放电，节点G通过晶体管T5放电或通过晶体管T6放电，改善下电期间的电荷残留，获得良好的显示效果。果。果。