相变存储器、控制方法和电子设备与流程

1.本技术涉及存储领域，尤其涉及一种相变存储器、控制方法和电子设备。

背景技术：

2.相变存储器(phase change memory，pcm)是一种基于硫系化合物的新型半导体存储器。相变存储器的写操作原理是通过向相变材料施加幅值较高、持续时间短且上升沿和下降沿迅速的电脉冲，使得相变材料的温度迅速提升至熔化温度之上并骤冷，由于微观原子没有足够的时间完成结晶，相变材料的状态保持在高阻的非晶态。相变存储器的擦操作原理是通过向相变材料施加幅值较低但持续时间较长的电脉冲，使得相变材料的温度能保持在结晶温度之上熔化温度之下一段时间，从而能够有足够时间结晶至低阻的多晶态，因此擦操作(即结晶过程)相对于写操作是很耗时的。

技术实现要素：

3.本技术实施例提供一种相变存储器、控制方法和电子设备，用于降低相变存储器写擦操作的时间。
4.为达到上述目的，本技术的实施例采用如下技术方案：
5.第一方面，提供了一种相变存储器，包括控制电路、存储阵列、信号生成电路、字线选择电路和位线选择电路；存储阵列的每个存储单元包括耦合的字线选通器件和相变材料，存储阵列的字线耦合至字线选通器件的控制端，存储阵列的位线耦合至相变材料；信号生成电路用于生成第一信号和第二信号，其中，第一信号小于擦操作时施加在字线上的信号，并且大于或等于使字线选通器件导通的阈值；控制电路用于：在进行写擦操作之前的电致预结晶操作中，控制字线选择电路向字线施加第一信号，控制位线选择电路向位线施加第二信号，以对存储单元进行电致预结晶。
6.本技术实施例提供的上述相变存储器，通过在写擦操作之前，控制电路通过控制字线选择电路以及位线选择电路选中存储阵列的多个存储单元，并向多个存储单元输入预设电信号，预设电信号使多个存储单元的相变材料处于预结晶状态，从而在存储单元内部先形成大量导电通道或结晶成核中心，在后续进行写擦操作时，则可以用很短的时间实现结晶，从而更快完成写擦操作，因此可以降低相变存储器写擦操作的时间。
7.在一种可能的实施方式中，字线选择电路包括第一全选择电路，位线选择电路包括第二全选择电路，控制电路用于控制第一全选择电路以及第二全选择电路选中存储阵列的多个存储单元。该实施方式提供了控制电路如何选中存储阵列的多个存储单元的一种方式。
8.在一种可能的实施方式中，预设电信号包括第一信号，第一全选择电路包括a个第一开关，a个第一开关的第一端分别耦合至存储阵列的a条字线，a个第一开关的第二端用于输入第一信号；其中，a为正整数；控制电路具体用于：将a个第一开关闭合，以将第一信号施加至a条字线。该实施方式提供了控制电路如何控制字线选择电路向字线施加第一信号的
具体实施方式。
9.在一种可能的实施方式中，字线选择电路还包括行地址译码器，行地址译码器的a个输出端以及a个第一开关的第一端分别耦合至存储阵列的a条字线；控制电路还用于：在在闭合a个第一开关时，去使能行地址译码器。该实施方式使得行地址译码器输出为高阻态，从而不会影响字线上的信号。
10.在一种可能的实施方式中，控制电路还用于：在进行写擦操作或读操作时，使能行地址译码器，并将a个第一开关断开。该实施方式可以复用字线侧的电路实现正常的写擦操作或读操作以及电致预结晶操作。
11.在一种可能的实施方式中，第一信号小于擦操作时施加在字线上的信号，并且大于或等于使存储阵列的字线选通器件导通的阈值。即保证存储阵列的字线选通器件导通即可。
12.在一种可能的实施方式中，预设电信号包括第二信号，第二全选择电路包括b个第二开关和b个数据选择器；b个第二开关的第一端分别耦合至b个数据选择器的控制端；b个数据选择器的固定端耦合至存储阵列的b条位线，b个数据选择器的第一活动端用于输入第二信号；其中，b为正整数；控制电路用于：将b个第二开关闭合，并向b个第二开关的第二端输入控制信号，以将b个数据选择器的固定端与第一活动端相耦合，以将第二信号施加至b条位线。该实施方式提供了控制电路如何控制位线选择电路向位线施加第二信号的具体实施方式。
13.在一种可能的实施方式中，位线选择电路还包括列地址译码器，列地址译码器的b个输出端和b个第二开关的第一端分别耦合至b个数据选择器的控制端；控制电路还用于：在闭合b个第二开关时，去使能列地址译码器。该实施方式使得列地址译码器输出为高阻态，从而不会影响地址信号线上的信号。
14.在一种可能的实施方式中，控制电路还用于：在进行写擦操作或读操作时，使能列地址译码器，并将b个第二开关断开。该实施方式可以复用位线侧的电路实现正常的写擦操作或读操作以及电致预结晶操作。
15.在一种可能的实施方式中，第一信号的起始时刻早于第二信号的起始时刻，第一信号的终止时刻晚于第二信号的终止时刻。也就是说，字线上施加的第一信号的时间范围大于第二信号的时间范围，保证了字线上的选通器件先导通再向位线施加第二信号。
16.在一种可能的实施方式中，第二信号大于擦操作时施加在位线上的信号，小于两倍的写操作时施加在位线上的信号。本技术不限定第二信号的大小，只要位线施加第二信号，则存储单元都会进行电致预结晶操作，理论上第二信号越大，则电致预结晶操作越快完成。
17.第二方面，提供了一种相变存储器的控制方法，应用于如第一方面及其任一实施方式的相变存储器，该方法包括：接收写命令和地址，根据地址确定写命令对应的存储块；对存储块执行预操作，使存储块的多个存储单元的相变材料处于预结晶状态，预结晶状态为处于相变材料的结晶状态及非结晶状态之间的中间状态。
18.在一种可能的实施方式中，对存储块执行预操作，包括：控制存储块的字线选择电路以及位线选择电路选中多个存储单元，并向多个存储单元输入预设电信号，预设电信号使多个存储单元的相变材料处于预结晶状态。
19.在一种可能的实施方式中，控制存储块的字线选择电路以及位线选择电路选中多个存储单元，包括：控制字线选择电路中的第一全选择电路以及位线选择电路中的第二全选择电路选中多个存储单元。
20.在一种可能的实施方式中，预设电信号包括第一信号，向多个存储单元输入预设电信号，包括：将存储阵列的a条字线分别耦合的a个第一开关闭合，以将a个第一开关输入的第一信号施加至a条字线。
21.在一种可能的实施方式中，在闭合a个第一开关时，去使能字线选择电路的与a条字线相耦合的行地址译码器。
22.在一种可能的实施方式中，还包括：在进行写擦操作或读操作时，使能行地址译码器，并将a个第一开关断开。
23.在一种可能的实施方式中，第一信号小于擦操作时施加在字线上的信号，并且大于或等于使存储阵列的字线选通器件导通的阈值。
24.在一种可能的实施方式中，预设电信号包括第二信号，向多个存储单元输入预设电信号，包括：将第二全选择电路的b个第二开关闭合，并向b个第二开关的第二端输入控制信号，以将第二全选择电路的b个数据选择器的固定端与第一活动端相耦合，以将第二信号施加至多个存储单元的b条位线。
25.在一种可能的实施方式中，还包括：在闭合b个第二开关时，去使能位线选择电路的耦合至数据选择器的控制端的列地址译码器。
26.在一种可能的实施方式中，还包括：在进行写擦操作或读操作时，使能列地址译码器，并将b个第二开关断开。
27.在一种可能的实施方式中，第二信号大于擦操作时施加在位线上的信号，小于两倍的写操作时施加在位线上的信号。
28.第三方面，提供了一种电子设备，包括处理器以及如第一方面及其任一实施方式所述的相变存储器，处理器和相变存储器相耦合，处理器用于对相变存储器中存储的数据进行读写。
29.第四方面，提供了一种计算机可读存储介质，该计算机可读存储介质中存储有指令，指令在相变存储器上运行，使得相变存储器执行如第二方面及其任一实施方式涉及的控制方法。
30.第五方面，提供了一种包含指令的计算机程序产品，指令在相变存储器上运行，使得相变存储器执行如第二方面及其任一实施方式涉及的控制方法。
31.关于第二方面至第五方面的技术效果，参照第一方面及其任一实施方式的技术效果，在此不再重复。
附图说明
32.图1为本技术实施例提供的一种非易失性存储器的结构示意图；
33.图2为本技术实施例提供的一种相变存储器的存储阵列的结构示意图；
34.图3为本技术实施例提供的一种选择相变存储器中的一个存储单元进行操作的示意图；
35.图4为本技术实施例提供的另一种非易失性存储器的结构示意图；
36.图5为本技术实施例提供的一种相变存储器的控制方法的流程示意图；
37.图6为本技术实施例提供的一种未执行电致预结晶操作而执行写擦操作，以及，执行电致预结晶操作后执行写擦操作的时序示意图；
38.图7为本技术实施例提供的字线选择电路和位线选择电路的一种可能结构的示意图；
39.图8为本技术实施例提供的一种执行电致预结晶操作时的工作原理示意图；
40.图9为本技术实施例提供的一种电子设备的示意图。
具体实施方式
41.首先对本技术涉及的一些概念进行描述：
42.相变存储器是一种基于硫系化合物的新型半导体存储器，是一种非易失性存储器。相变技术最早于上个世纪60年代由ovshinsky提出，其主要技术优点包括成本低、容量大、寿命长、速度快、非机械、抗震、非易失、抗辐照且可以与标准的互补金属氧化物半导体(complementary metal-oxide-semiconductor，cmos)电路集成。
43.相变存储器的存储单元一般制作在硅衬底上，包括用于存储信息的相变材料、加热电极、选通器件、绝缘保温用包覆材料以及引出电信号用的字线(word line，wl)和位线(bit line，bl)。
44.本技术实施例中选通器件(例如后文涉及的字线选通器件)可以为n型金属氧化物半导体(n metal oxide semiconductor，nmos)管或三极管。
45.相变存储器存储数据的原理在于：通过在相变材料上施加不同幅度和形状的电脉冲，使得相变材料能快速的在高阻的非晶态和低阻的多晶态间可逆转变，其中，高阻的非晶态通过写(reset)操作来实现，对应存储的数据为0，低阻的多晶态通过擦(set)操作来实现，对应存储的数据为1。由于针对同一个写命令，不同比特位可能写0也可能写1，所以写操作和擦操作是并行的，可以统称为写擦操作。另外，还可以通过读操作来读取相变存储器中存储的数据。
46.写(reset)操作的电脉冲的特点是幅值较高、持续时间短且上升沿和下降沿迅速。在该电脉冲作用下，相变材料的温度迅速提升至熔化温度之上并骤冷，由于微观原子没有足够的时间完成结晶，相变材料的状态保留在了高阻的非晶态。
47.擦(set)操作的电脉冲的特点是幅值较低但持续时间较长。在该电脉冲作用下，相变材料的温度能够保持在结晶温度之上熔化温度之下一段时间，从而能够有足够时间结晶至低阻的多晶态。
48.读操作的原理是，通过对存储单元的相变材料施加微弱的电压信号，通过测量电流响应即可区分高低阻态，从而确定存储的数据；或者，通过对存储单元的相变材料施加微弱的电流信号，通过测量电压响应即可区分高低阻态，从而确定存储的数据。
49.下面结合图1介绍一种非易失性存储器的可能结构。
50.如图1所示，本技术实施例提供了一种非易失性存储器，包括控制电路101、多个存储块100以及输入输出接口电路108。存储块100包括存储阵列102、行地址译码器103、列地址译码器104、数据选择器(multiplexer，mux)105、信号生成电路106以及缓冲电路107。
51.本技术实施例涉及的非易失性存储器可以是相变存储器。本技术涉及的存储阵列
既可以指物理上距离临近的存储单元的组合，可以指物理上没有临近关系但逻辑关系上可以合并操作的存储单元的组合。
52.存储阵列102可以通过字线wl耦合至行地址译码器103，存储阵列102还可以通过位线bl耦合至数据选择器105的固定端。数据选择器105的第一活动端可以耦合至信号生成电路106，数据选择器105的第二活动端可以接地或者接负电压，其中，数据选择器105的固定端在默认状态下耦合至第二活动端，即位线bl默认接地或者接负电压。信号生成电路106可以耦合至缓冲电路107，缓冲电路107可以耦合至输入输出接口电路108。列地址译码器104的输出端通过地址信号线(address signal line，asl)耦合至数据选择器105的控制端。
53.存储阵列102可以包括多个存储单元，示例性的，当该非易失性存储器为相变存储器时，存储单元存储数据以及读取数据的原理可以参照前文描述。
54.缓冲电路107用于缓存存储阵列102与输入输出接口电路108之间传输的数据。
55.地址译码器(行地址译码器103或列地址译码器104)是一种多输入多输出的组合逻辑数字电路器件，假设地址译码器输入为k位二进制的地址码，输出为2k个地址信号。对于输入的地址码的2k种变化，地址译码器输出的2k个地址信号中只有一个生效(例如为高电平)，其余全部不生效(例如为低电平)，且不同地址码对应的地址信号不相同。
56.控制电路101可以通过输入输出接口电路108接收操作命令和地址，其中，操作命令可以包括读命令和写命令等，例如，读命令对应读操作，写命令对应写擦操作。该地址可以指示选择的存储块以及该存储块中的存储阵列的存储单元。控制电路101根据地址的高位选择一个存储块，根据地址的低位选择该存储块中的存储阵列的存储单元，根据操作命令对选择的存储单元进行操作。
57.对于一个存储块来说，控制电路101可以对输入的地址进行处理后将字线的地址码发送给行地址译码器103，由行地址译码器103解码该地址码得到选中的字线wl。控制电路101还可以对输入的地址进行处理后将位线的地址码发送给列地址译码器104，由列地址译码器104解码该地址码得到选中的位线bl。具体的，列地址译码器104解码该地址码得到选中的地址信号线asl，选中的地址信号线asl控制数据选择器105将其固定端与第一活动端相耦合来选中位线bl。
58.对于一个存储块来说，控制电路101还可以控制信号生成电路106生成提供给行地址译码器103的操作电信号(例如电压信号)，由行地址译码器103将操作电信号施加在对应的字线上。控制电路101还可以控制信号生成电路106生成提供给列地址译码器104的操作电信号(例如电压信号、电流信号，通常为电压信号)，由列地址译码器104将该操作电信号施加在对应的地址信号线asl上。控制电路101还可以控制信号生成电路106生成提供给位线bl的操作电信号，并通过选中的位线bl施加在所耦合的存储单元上。
59.需要说明的是，根据操作的不同，信号生成电路106生成的操作电信号也不同，后文会展开描述。本技术实施例涉及的操作电信号可以指电压信号或电流信号，本技术实施例以电压信号为例进行说明，但并不意在限定于此。另外，信号生成电路106可以是一个电路，也可以根据生成的操作电信号的不同包括读电路、写脉冲电路和擦脉冲电路，其中，读电路用于生成读操作的操作电信号；写脉冲电路用于生成写操作的操作电信号；擦脉冲电路用于生成擦操作的操作电信号。
60.下面以相变存储器为例，结合图2-图3说明该非易失性存储器的工作原理。
61.如图2所示，相变存储器的存储阵列的存储单元200包括耦合的字线选通器件202和作为可变电阻的相变材料201。存储阵列的字线wl耦合至字线选通器件202的控制端(例如栅极)，用于控制字线选通器件202的导通和关断。存储阵列的位线bl耦合至相变材料201的一端，相变材料201的另一端与字线选通器件202的一个受控端(例如漏极)相耦合，字线选通器件202的另一个受控端(例如源极)接地。
62.相变存储器的存储阵列的存储单元在xy物理方向上呈重复排列。通常情况下，存储阵列在x方向上包括2m行存储单元、在y方向上包含2n列存储单元，总计包括2
m+n
个存储单元。为了降低操作的复杂性以及防止电信号的相互干扰，可以从一个存储阵列中选择一个存储单元进行相应的写擦操作或读操作。如果要增加操作的并行度(即位宽)，可以采用多个存储阵列并行操作的方式。
63.字线wl指选中存储阵列中某一行存储单元所使用的信号线，位线bl指选中存储阵列中某一列存储单元所使用的信号线，字线wl与位线bl共同作用下可以实现选中一个存储单元，也就是说为了从存储阵列中选中一个存储单元进行相应操作，可以通过行地址译码器选中一条字线wl，通过列地址译码器选中一条位线bl，从而选中一个存储单元。本技术实施例涉及的字线wl或位线bl可以为多条，也可以为一条。
64.行地址译码器203包括信号输入端s、使能端en、m个输入端和2m个输出端：使能端en受控于控制电路，用于使能或去使能行地址译码器203；m个输入端用于从控制电路输入m位二进制的地址码；2m个输出端耦合至存储阵列的2m条字线wl，用于向2m条字线wl输出2m个地址信号；信号输入端s用于输入来自信号生成电路的操作电信号，行地址译码器203可以将输入的操作电信号施加在选中的字线wl上。
65.列地址译码器204包括输入端s、使能端en、n个输入端和2n个输出端：使能端en受控于控制电路，用于使能或去使能列地址译码器204；n个输入端用于从控制电路输入n位二进制的地址码；2n个输出端耦合至2n个数据选择器205的控制端，用于向2n个数据选择器205输出2n个地址信号；信号输入端s用于输入来自信号生成电路的操作电信号，行地址译码器203可以将输入的操作电信号施加在选中的地址信号线asl上。
66.相变存储器的读操作或写擦操作可以包括四个过程：
67.(1)控制电路通过行地址译码电路向选中的一根字线wl输出生效的地址信号(例如高电平)，以选中存储阵列的与选中的字线wl相耦合的一行存储单元，控制电路通过行地址译码电路向其余非选中的字线wl输出不生效的地址信号(例如低电平)。选中的字线wl上施加的生效的地址信号用于开启选中的字线wl相耦合的字线选通器件，在不影响可靠性的前提下，该信号应足够大以保证字线选通管有能力驱动该操作所需的电流。
68.例如，如图3所示，当行地址译码器203输入m位二进制的地址码时，输出的2m条字线wl中，只有被选中的一条字线wl被置为高电平，其余非选中的2
m-1条字线wl被置为低电平，使得只有被选中的字线wl对应的字线选通管能够导通。
69.(2)控制电路通过列地址译码电路向选中的一根地址信号线asl输出生效的地址信号(例如高电平)，以选中一条地址信号线asl以及一个数据选择器，控制电路通过列地址译码电路向其余非选中的地址信号线asl以及非选中的数据选择器输出不生效的地址信号(例如低电平)。在生效的地址信号的作用下，选中的数据选择器的固定端耦合至第一活动
端以选中位线bl，即选中的位线bl被耦合至信号生成电路。而其余非选中的数据选择器，在不生效的地址信号的作用下，固定端仍耦合至第二活动端，使得非选中的位线bl仍保持接地或接负电压。
70.例如，如图3所示，当列地址译码器204输入n位二进制的地址码时，输出的2n条地址信号线asl中，只有被选中的一条地址信号线被置为高电平，其余非选中的2
n-1条地址信号线被置为低电平，使得只有被选中的地址信号线所耦合的数据选择器的固定端耦合至第一活动端，以选中对应的位线bl，并使得选中的位线bl能够接收来自信号生成电路提供的操作电信号。
71.通过选中的字线wl和选中的位线bl，使得信号生成电路提供的操作电信号能够施加在选中的存储单元的相变材料201上，从而实现对该存储单元的读操作或写擦操作。
72.(3)信号生成电路向选中的位线bl施加该操作对应的操作电信号，其中，读操作、写操作或擦操作所施加的操作电信号可以不同。
73.(4)控制电路关闭行地址译码器和列地址译码器，等待下一个操作指令。
74.下面对在读操作或写擦操作下，由信号生成电路生成的施加在字线wl和位线bl上的各种操作电信号的峰值进行说明。
75.s1：写擦操作或读操作中施加在选中的字线wl上的操作电信号的峰值。以该操作电信号为电压为例，对于工作电压为3.3v的存储单元为例，s1可以为3.3v。
76.s2：写擦操作或读操作中施加在非选中的字线wl上的操作电信号的峰值。以该操作电信号为电压为例，对于工作电压为3.3v的存储单元为例，s2可以为0v(即字线wl接地)或者负电压(即字线wl接负电压)。
77.s3：写操作中施加在选中的位线bl上的操作电信号的峰值。
78.s4：擦操作中施加在选中的位线bl上的操作电信号的峰值。该操作电信号可以是梯形或非梯形，例如呈阶梯下降的形状。
79.s5：读操作中施加在选中的位线bl上的操作电信号的峰值。一般s3》s4》s5。
80.s6：读操作或写擦操作中施加在非选中的位线bl上的操作电信号的峰值。以该操作电信号为电压为例，对于工作电压为3.3v的存储单元为例，s6可以为0v(即位线bl接地)或者负电压(即位线bl接负电压)。
81.另外，上述操作电信号在时间存在以下关系：s3的持续时间一般小于100ns，s4的持续时间一般大于500ns小于1000ns，s5的持续时间一般小于100ns。s1和s2的起始时刻早于s3、s4、s5的起始时刻，s1和s2的终止时刻晚于s3、s4、s5的终止时刻。
82.下面对上述操作电信号补充说明。
83.在选中的字线wl已经确定的情况下，非选中的字线wl施加在字线选通器件的控制端上的操作电信号为s2，使得与非选中的字线wl相耦合的所有字线选通器件处于关断状态。即使与这些关断的字线选通器件相耦合的存储单元与选中的位线bl相耦合，也不会因为选中的位线bl上有操作电信号而有电流流过。而选中的字线wl施加在字线选通器件的控制端上的操作电信号为s1，使得与之相耦合的字线选通器件所流过的最大电流大于操作相变材料所需的最大电流(即写操作电流，写操作电流通常大于100ua)。
84.在选中的位线bl已经确定的情况下，非选中的数据选择器的固定端与第二活动端相耦合，使得与非选中的数据选择器相耦合的位线bl上的操作电信号为s6(即接地或接负
电压)，而选中的位线bl则根据读操作、写操作或擦操作的不同而施加不同的操作电信号(s3/s4/s5)。其中，s3和s5的持续时间一般小于100纳秒，s4的持续时间通常大于500纳秒。
85.因此，相变存储器作为一种新型的非电荷存储器，虽然相对于3d nand存储器以及磁盘等传统存储器，其读写擦的速度已有大幅的提升，但仍落后动态随机存取存储器(dynamic random access memory，dram)的读写擦速度(纳秒级)至少一个量级。相变存储器的主要缺点如下：(1)结合前文所述的相变存储器的写擦操作的工作原理，受物理规律制约，擦操作时间(一般大于500纳秒)相对于写操作时间耗时(一般小于100纳秒)更长。因此，在每一次写擦操作执行过程中，只有很少时间是用于写操作，剩余的大部分时间都是在等待其余存储单元的擦操作，使得写擦操作时延较高。(2)读操作和写擦操作在时间上不匹配，导致实际应用中数据总线的带宽利用率低。(3)执行写擦操作的存储单元的数目很多，所需的写擦操作电流也比较大，即写擦操作的功耗很大，因此不利于提升操作位宽，即可以并行进行写擦操作的存储单元的数目受限。
86.为此，本技术实施例提供了另一种非易失性存储器，该非易失性存储器可以为相变存储器。在进行写擦操作之前，选中存储阵列的多个存储单元，并向多个存储单元输入预设电信号，使得存储单元中的相变材料处于预结晶状态(即电致预结晶，该过程可以称为电致预结晶操作或简称为预操作)，预结晶状态为处于所述相变材料的结晶状态及非结晶状态之间的中间状态，从而在存储单元内部先形成大量导电通道或结晶成核中心。在后续进行写命令对应的写擦操作时，其中的擦操作可以用很短的时间实现结晶，从而更快完成擦操作，也可以降低擦操作的功耗。另外，由于电致预结晶操作不需要使用较大的电流也不需要将相变材料的温度提升至结晶温度之上，降低电致预结晶的功耗，同时也提升了电致预结晶操作的并行度。
87.其中，相变存储器的相变材料的电致预结晶的原理如下：相变材料的非晶态是一种短程无序状态，但仍有部分晶粒夹杂在非晶原子间，在外部电场作用下，晶粒和晶粒间的最短路径往往分布有局部最强的电场。如果对相变材料施加(例如通过位线bl)一定强度的电场，在电场作用下的非晶原子具有更高的能量以及概率完成结晶过程，所以通过对相变材料施加电场，存储单元内部得以在微观局域化的电场作用下形成随机分布的细小导电通道或成核结晶中心，在后续擦操作进行热致结晶时，可以更快速结晶。
88.如图4所示，该非易失性存储器包括控制电路401、多个存储块400以及输入输出接口电路407。存储块400包括存储阵列402、字线选择电路403、位线选择电路404、信号生成电路405以及缓冲电路406。
89.关于控制电路401、存储阵列402、信号生成电路405、缓冲电路406、输入输出接口电路407的内容参照前面描述，在此不再重复。
90.该非易失性存储器可以执行如图5所示的相变存储器的控制方法：
91.s501、控制电路401接收写命令和地址，根据该地址确定写命令对应的存储块。
92.控制电路101根据可以地址的高位选择一个存储块，例如，假设该非易失性存储器包括8个存储块，则控制电路101可以根据地址的高3位选择8个存储块中的一个存储块。
93.s502、控制电路401对存储块执行电致预结晶操作(预操作)，使存储块的多个存储单元的相变材料处于预结晶状态。
94.也就是说，控制电路401控制字线选择电路以及位线选择电路选中存储阵列的多
个存储单元，并向多个存储单元输入预设电信号，预设电信号使多个存储单元的相变材料处于预结晶状态。关于预结晶状态见前面描述，在此不再重复。
95.信号生成电路405除了前文所述的功能，还可以生成预设电信号，预设电信号包括第一信号和第二信号。其中，第一信号小于写擦操作时施加在字线wl上的信号，并且大于或等于使存储阵列中的存储单元的字线选通器件导通的阈值；本技术不限定第二信号的大小，只要位线施加第二信号，则存储单元都会进行电致预结晶，理论上第二信号越大，则电致预结晶操作越快完成，例如，第二信号可以大于擦操作时施加在位线bl上的信号。可选的，第二信号还可以小于两倍的写操作时施加在位线bl上的信号。第一信号可以为电压信号，第二信号可以为电压信号或电流信号。
96.如前文所述的，信号生成电路405可以是一个电路，也可以根据生成的操作电信号的不同包括第一信号生成电路、第二信号生成电路，其中，第一信号生成电路用于生成第一信号；第二信号生成电路用于生成第二信号。
97.控制电路401在进行写擦操作之前的电致预结晶操作(预操作)中，控制字线选择电路403向字线wl施加第一信号，控制位线选择电路404向位线bl施加第二信号，以对存储单元进行电致预结晶，使得存储单元中的相变材料处于预结晶状态。
98.控制电路401除了前文所述的功能，还可以在进行写擦操作之前的电致预结晶操作中，控制字线选择电路403向字线wl施加第一信号，控制位线选择电路404向位线bl施加第二信号，以实现对存储阵列中的存储单元进行电致预结晶操作。
99.需要说明的是，控制电路可以根据接收到电致预结晶操作命令来执行上述电致预结晶操作，为了将执行电致预结晶操作之后的写擦操作与未执行电致预结晶操作之后的写擦操作相区别，可以将执行电致预结晶操作之后的写擦操作称为快速写擦操作，对应的操作命令为快速写命令，将未执行电致预结晶操作之后的擦操作称为普通写擦操作，对应的操作命令为普通写命令。
100.由于字线选通器件导通时流过的电流受控制端信号大小影响，而第一信号小于写擦操作时施加在字线wl上的信号，并且大于或等于使字线选通器件导通的阈值，所以在进行电致预结晶操作中，字线选通器件能够导通而实际流经位线bl和相变材料的电流很小，大约在1ua到20ua的范围内。得益于上述限流作用，在第二信号的作用下相变材料的温度低于结晶温度，因此热致结晶不占主导，所以所需电流以及功耗较低，可以降低在电致预结晶操作中的功耗。从而可以多个存储单元并行进行电致预结晶，提高电致预结晶的并行度。
101.本技术实施例中，施加第一信号的字线wl可以指存储阵列的全部字线wl或部分字线wl，施加第二信号的位线bl可以指存储阵列的全部位线bl或部分位线bl。也就是说，可以对存储阵列中的全部或部分存储单元进行电致预结晶。
102.本技术也不限定第一信号和第二信号的持续时间，例如可以大于、等于或小于擦操作的时间，可以根据相变材料的电致预结晶特性进行调整，例如，可以将第一信号和第二信号的持续时间设置为出厂可调的参数，以出厂时实测的最优的电致预结晶结果来调整第一信号和第二信号的持续时间。具体的，第一信号的持续时间可以大于、小于或等于擦操作时施加在选中的字线wl上的操作电信号的持续时间。第二信号的持续时间可以大于、小于或等于擦操作时施加在选中的位线bl上的操作电信号的持续时间。
103.另外，第一信号的起始时刻可以早于第二信号的起始时刻，第一信号的终止时刻
可以晚于第二信号的终止时刻。也就是说，字线wl上施加的第一信号的时间范围大于位线bl上施加的第二信号的时间范围，保证了字线wl上的选通器件先导通再向位线施加第二信号。
104.在执行完上述电致预结晶操作后，可以执行读操作或写擦操作。下面对执行电致预结晶操作之后，在读操作或写擦操作下，由信号生成电路生成的施加在字线wl和位线bl上的各种操作电信号的峰值进行说明。
105.s1’：执行电致预结晶操作之后，写擦擦操作或读操作中施加在选中的字线wl上的操作电信号的峰值。可以与前文所述的s1相同。
106.s2’：执行电致预结晶操作之后，写擦操作或读操作中施加在非选中的字线wl上的操作电信号的峰值。可以与前文所述的s2相同。
107.s3’：执行电致预结晶操作之后，写操作中施加在选中的位线bl上的操作电信号的峰值。可以与前文所述的s3相同。
108.s4’：执行电致预结晶操作之后，擦操作中施加在选中的位线bl上的操作电信号的峰值。可以与前文所述的s4相同，或者，也可以根据相变材料的电致结晶特性和热致结晶特性进行调整。
109.s5’：执行电致预结晶操作之后，读操作中施加在选中的位线bl上的操作电信号的峰值。可以与前文所述的s5相同。
110.s6’：执行电致预结晶操作之后，读操作或写擦操作中施加在非选中的位线bl上的操作电信号的峰值。可以与前文所述的s6相同。
111.另外，上述操作电信号在时间存在以下关系：执行电致预结晶操作之后，s3’的持续时间一般小于100ns，s5’的持续时间一般小于100ns。s1’和s2’的起始时刻早于s3’、s4’、s5’的起始时刻，s1’和s2’的终止时刻晚于s3’、s4’、s5’的终止时刻。
112.图6中a所示为未执行电致预结晶操作而执行擦操作的时序，图6中b所示为执行电致预结晶操作后执行擦操作的时序。虽然图6中b额外引入了百纳秒级别的电致预结晶操作，但是由于后续针对每个存储单元执行擦操作的耗时都有成比例的下降，最终使得整个电致预结晶加上擦操作的总耗时有了大幅降低。
113.示例性的，假设电致预结晶的持续时间t1＝400ns；未经过电致预结晶时，擦操作的持续时间t2＝500ns；经过电致预结晶之后，擦操作的持续时间t3＝100ns；存储阵列的大小为1024位(bit)。则执行电致预结晶操作后再执行擦操作的总耗时为400ns+100ns*1024＝102.8us；而未执行电致预结晶操作时，执行擦操作的总耗时为500ns*1024＝512us。从中可以看出，经过电致预结晶后，再执行擦操作相比未执行电致预结晶操作而执行擦操作，总耗时缩减至1/5左右。可以大大加快擦操作的执行速度。
114.通过降低擦操作的时间，写操作的时间间隔也会缩短，所以可以提高相变存储器的写擦操作的带宽。而且能够缓解相变存储器的读操作和写擦操作在时间上不匹配的问题，提高数据总线的带宽利用率。另外，通过降低写擦操作的时间，还可以降低写擦操作的功耗，并且由于在电致预结晶操作中电流很小而功耗也很低，所以整体上降低了相变存储器的功耗。
115.综上所述，本技术实施例提供的上述相变存储器和控制方法，通过在写擦操作之前，控制电路通过控制字线选择电路以及位线选择电路选中存储阵列的多个存储单元，并
向多个存储单元输入预设电信号，预设电信号使多个存储单元的相变材料处于预结晶状态，从而在存储单元内部先形成大量导电通道或结晶成核中心，在后续进行写擦操作时，则可以用很短的时间实现结晶，从而更快完成写擦操作，因此可以降低相变存储器写擦操作的时间。
116.下面结合图7，以一个存储块为例，说明字线选择电路和位线选择电路的一种可能结构。
117.在一种可能的实施方式中，字线选择电路403可以包括第一全选择电路4031，位线选择电路404可以包括第二全选择电路4041，控制电路401可以控制第一全选择电路4031以及第二全选择电路4041选中存储阵列402的多个存储单元。
118.在一种可能的实施方式中，第一全选择电路4031可以包括a个第一开关4031，a个第一开关4031的第一端分别耦合至存储阵列的a条字线wl，a个第一开关4031的第二端用于输入来自信号生成电路405的第一信号；其中，a为正整数，a可以等于2m。
119.可选的，字线选择电路403还可以包括行地址译码器4032，行地址译码器4032的a个输出端以及a个第一开关40311的第一端分别耦合至存储阵列的a条字线wl。关于行地址译码器的功能见前面描述，在此不再重复。
120.在一种可能的实施方式中，第二全选择电路4041可以包括b个第二开关40411和b个数据选择器40412，b个第二开关40411的第一端分别耦合至b个数据选择器40412的控制端；b个数据选择器的固定端耦合至存储阵列的b条位线bl，b个数据选择器的第一活动端还用于输入来自信号生成电路的第二信号，b个数据选择器的第二活动端接地或接负电压；其中，b为正整数，b可以等于2n。关于数据选择器的功能见前面描述，在此不再重复。
121.可选的，位线选择电路404还可以包括列地址译码器4042，列地址译码器4042的b个输出端以及b个第二开关40411的第一端分别耦合至b个数据选择器40412的控制端。关于列地址译码器的功能见前面描述，在此不再重复。
122.需要说明的是，a个第一开关可以与行地址译码器独立或集成在一起，b个第二开关可以与列地址译码器独立或集成在一起。
123.下面结合图8，对该相变存储器进行电致预结晶操作的工作原理进行描述。
124.如图8所示，由于后续写命令指示的写操作或擦操作的比特位是不可知的，所以统一针对写擦操作之前进行电致预结晶操作。在进行写擦操作之前的电致预结晶操作中，控制电路可以将a个第一开关闭合，使得信号生成电路产生的第一信号施加至a条字线wl；可选的，在闭合a个第一开关时，控制电路还可以通过行地址译码器4032的使能端en去使能行地址译码器4032，使得行地址译码器4032输出为高阻态，从而不会影响字线wl上的信号。控制电路还可以将b个第二开关闭合，并向b个第二开关的第二端输入控制信号，以将b个数据选择器的固定端与第一活动端相耦合，使得第二信号施加至b条位线；可选的，在闭合b个第二开关时，控制电路还可以通过列地址译码器4042的使能端en去使能列地址译码器4042，使得列地址译码器4042输出为高阻态，从而不会影响地址信号线asl上的信号。
125.在进行写擦操作或读操作时，控制电路可以通过行地址译码器4032的使能端en使能行地址译码器4032，使得行地址译码器4032正常输出地址信号，控制电路还可以将a个第一开关断开，使得第一信号不会施加在字线wl上。控制电路还可以通过列地址译码器4042的使能端en使能列地址译码器4042，使得列地址译码器4042正常输出地址信号，控制电路
还可以将b个第二开关断开，使得控制信号不会施加在地址信号线asl上。
126.如图9所示，本技术实施例还提供了一种电子设备90，包括处理器901和如前文所述的非易失性存储器902，处理器901和非易失性存储器902相耦合，处理器901可以对非易失性存储器902中存储的数据进行读写。其中，该非易失性存储器可以为相变存储器。该电子设备90可以是通信装置、终端设备、手机、平板电脑、智能手表、计算机、车载装置、虚拟现实装置、增强现实装置等装置。
127.本技术实施例涉及的处理器可以是一个芯片。例如，可以是现场可编程门阵列(field programmable gate array，fpga)，可以是专用集成芯片(application specific integrated circuit，asic)，还可以是系统芯片(system on chip，soc)，还可以是中央处理器(central processor unit，cpu)，还可以是网络处理器(network processor，np)，还可以是数字信号处理电路(digital signal processor，dsp)，还可以是微控制器(micro controller unit，mcu)，还可以是可编程控制器(programmable logic device，pld)或其他集成芯片。
128.本技术实施例还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有指令，指令在相变存储器上运行，使得相变存储器执行上述控制方法。
129.本技术实施例还提供了一种包含指令的计算机程序产品，指令在相变存储器上运行，使得相变存储器执行上述控制方法。
130.本技术实施例涉及的电子设备、计算机可读存储介质、计算机程序产品的技术效果参照前文关于非易失性存储器以及控制方法的描述，在此不再重复。
131.所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
132.以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以所述权利要求的保护范围为准。

技术特征：

1.一种相变存储器，其特征在于，包括控制电路以及存储块，所述存储块包括存储阵列、字线选择电路和位线选择电路；所述存储阵列包括多个存储单元，每个存储单元包括相变材料；所述控制电路用于控制所述字线选择电路以及所述位线选择电路选中所述存储阵列的所述多个存储单元，并向所述多个存储单元输入预设电信号，所述预设电信号使所述多个存储单元的相变材料处于预结晶状态，所述预结晶状态为处于所述相变材料的结晶状态及非结晶状态之间的中间状态。2.根据权利要求1所述的相变存储器，其特征在于，所述字线选择电路包括第一全选择电路，所述位线选择电路包括第二全选择电路，所述控制电路用于控制所述第一全选择电路以及所述第二全选择电路选中所述存储阵列的所述多个存储单元。3.根据权利要求2所述的相变存储器，其特征在于，所述预设电信号包括第一信号，所述第一全选择电路包括a个第一开关，所述a个第一开关的第一端分别耦合至所述存储阵列的a条字线，所述a个第一开关的第二端用于输入所述第一信号；其中，a为正整数；所述控制电路具体用于：将所述a个第一开关闭合，以将所述第一信号施加至所述a条字线。4.根据权利要求3所述的相变存储器，其特征在于，所述字线选择电路还包括行地址译码器，所述行地址译码器的a个输出端以及所述a个第一开关的第一端分别耦合至所述存储阵列的a条字线；所述控制电路还用于：在闭合所述a个第一开关时，禁用所述行地址译码器。5.根据权利要求4所述的相变存储器，其特征在于，所述控制电路还用于：在进行写操作、写擦操作、或读操作时，使能所述行地址译码器，并将所述a个第一开关断开。6.根据权利要求2-4任一项所述的相变存储器，其特征在于，所述预设电信号包括第二信号，所述第二全选择电路包括b个第二开关和b个选择器；所述b个第二开关的第一端分别耦合至所述b个选择器的控制端；所述b个选择器的固定端耦合至所述存储阵列的b条位线，所述b个选择器的第一活动端用于输入所述第二信号；其中，b为正整数；所述控制电路用于：将所述b个第二开关闭合，并向所述b个第二开关的第二端输入控制信号，以将所述b个数据选择器的固定端与第一活动端相耦合，以将所述第二信号施加至所述b条位线。7.根据权利要求6所述的相变存储器，其特征在于，所述位线选择电路还包括列地址译码器，所述列地址译码器的b个输出端和所述b个第二开关的第一端分别耦合至所述b个数据选择器的控制端；所述控制电路还用于：在闭合所述b个第二开关时，禁用所述列地址译码器。8.根据权利要求7所述的相变存储器，其特征在于，所述控制电路还用于：在进行写操作、写擦操作、或读操作时，使能所述列地址译码器，并将所述b个第二开关断开。9.一种相变存储器的控制方法，其特征在于，应用于如权利要求1-8任一项所述的相变存储器，所述方法包括：接收写命令和地址，根据所述地址确定所述写命令对应的存储块；
对所述存储块执行预操作，使所述存储块的所述多个存储单元的相变材料处于预结晶状态，所述预结晶状态为处于所述相变材料的结晶状态及非结晶状态之间的中间状态；在所述存储块中写入写命令中的待写数据。10.根据权利要求9所述的方法，其特征在于，所述对所述存储块执行预操作，包括：控制所述存储块的字线选择电路以及位线选择电路选中所述多个存储单元，并向所述多个存储单元输入预设电信号，所述预设电信号使所述多个存储单元的相变材料处于所述预结晶状态。11.根据权利要求10所述的方法，其特征在于，所述在所述存储块中写入写命令中的待写数据包括：控制所述字线选择电路以及位线选择电路使所述多个存储单元恢复为未选中；控制所述字线选择电路以及位线选择电路选择写入所述待写数据的存储单元进行数据写入。12.一种电子设备，其特征在于，包括处理器以及如权利要求1-8任一项所述的相变存储器，所述处理器和所述相变存储器相耦合，所述处理器用于对所述相变存储器中存储的数据进行读写。

技术总结

本申请公开了一种相变存储器、控制方法和电子设备，涉及存储领域，用于降低相变存储器写擦操作的时间。相变存储器包括控制电路及存储块，存储块包括存储阵列，字线选择电路和位线选择电路，存储阵列包括多个存储单元，每个存储单元包括相变材料；控制电路用于控制字线选择电路及位线选择电路选中存储阵列的多个存储单元，并向多个存储单元输入预设电信号，预设电信号使多个存储单元的相变材料处于预结晶状态，预结晶状态为处于相变材料的结晶状态及非结晶状态之间的中间状态。态及非结晶状态之间的中间状态。态及非结晶状态之间的中间状态。