基于磁隧道结元件的处理设备和包括处理设备的电子系统的制作方法

1.本发明构思涉及一种处理设备，更具体地，涉及一种执行模拟计算的处理设备，以及包括该处理设备的电子系统。

背景技术：

2.为了克服基于冯
·
诺依曼结构的芯片的结构限制，已经开发了基于神经网络的神经网络硬件和/或神经形态(neuromorphic)计算硬件，该神经网络包括作为基本单元的神经元(例如，基于包括在人脑中的神经元建模)和提供神经元之间互连的突触。神经网络可以超过现有机器学习算法的限制，并且在接近人类能力的水平上表现出图像、视频、模式学习和识别能力，并且在各种领域中具有应用。此外，用于以低功耗更快地执行计算操作的专用的专用集成电路芯片(application-specific integrated circuit，asic)的开发已经在进行中。

技术实现要素：

3.本发明构思提供了处理设备和包括该处理设备的电子系统，该处理设备由于位单元(bit-cell)尺寸的减小而具有改进的模拟计算的可靠性和功耗效率以及高成本效率。
4.根据本发明构思的一个方面，提供了一种基于磁隧道结(magnetic tunnel junction，mtj)元件的处理设备，包括：至少一条位单元线，多个位单元在该至少一条位单元线上彼此串联连接，其中位单元中的每一个包括：第一mtj元件，被配置为在不同的电阻状态之间切换并且被编程有电阻值；第二mtj元件，被配置为在不同的电阻状态之间切换，并且被编程有电阻值；第一开关元件，串联连接到第一mtj元件，并且被配置为对将电流或电压中的至少一个施加到第一mtj元件进行开关；以及第二开关元件，串联连接到第二mtj元件，并且被配置为对将电流或电压中的至少一个施加到第二mtj元件进行开关，其中第二开关元件被配置为执行与第一开关元件互补的开关，并且其中在位单元线上，两个相邻的位单元以镜像结构彼此串联连接。
5.此外，根据本发明构思的另一方面，提供了一种基于磁隧道结(mtj)元件的处理设备，包括：基底；基底上的有源层，该有源层包括多个开关元件；该有源层上的至少两个金属分布层，该至少两个金属分布层包括第一上金属层和第二上金属层；mtj元件层，布置在该第一上金属层和该第二上金属层之间；以及至少一条位单元线，该至少一条位单元线上的多个位单元彼此串联连接，其中位单元中的每一个包括：第一mtj元件，在该mtj元件层上；第二mtj元件，在该mtj元件层上并与该第一mtj元件并联；第一开关元件，在该有源层中并串联连接到该第一mtj元件；以及第二开关元件，在该有源层中并串联连接到该第二mtj元件，第一mtj元件和第二mtj元件被编程有彼此互补的电阻值，第一开关元件和第二开关元件被配置为彼此互补地开关，并分别向第一mtj元件和第二mtj元件施加电流或电压中的至少一个，并且在至少一条位单元线上，两个相邻的位单元以镜像(mirroring)结构彼此串联连接，并且镜像结构包括第一开关元件和第二开关元件的第一镜像以及第一mtj元件和第
二mtj元件的第二镜像，并且在至少一条位单元线的一个方向上，第一镜像和第二镜像在两个相邻的位单元之间交替重复。
6.此外，根据本发明构思的方面，提供了电子系统，包括：基于磁隧道结(mtj)元件的处理设备；处理单元，被配置为控制处理设备的操作；以及存储器单元，被配置为存储要在处理设备的操作中使用的程序、数据和命令中的至少一个；其中，处理设备包括至少一条位单元线，该至少一条位单元线上的多个位单元彼此串联连接，其中，位单元中的每一个包括：第一mtj元件，被配置为在不同电阻状态之间切换，并且被编程有电阻值；第二mtj元件，被配置为在不同的电阻状态之间切换，并且被编程有电阻值；第一开关元件，串联连接到第一mtj元件，并且被配置为对将电流或电压中的至少一个的施加到第一mtj元件进行开关；以及第二开关元件，串联连接到第二mtj元件，并且被配置为对将电流或电压中的至少一个施加到第二mtj元件进行开关，其中第二开关元件被配置为执行与第一开关元件互补的开关，并且其中在位单元线上，两个相邻的位单元以镜像结构彼此串联连接。
7.根据本发明构思的另一方面，提供了电子系统，包括：基于磁隧道结(mtj)元件的处理设备；处理单元，被配置为控制处理设备的操作；存储器单元，被配置为存储要在处理设备的操作中使用的程序、数据和命令中的至少一个；传感器模块，被配置为收集信息；以及通信模块，被配置为与外部设备通信，其中处理设备包括：基底；基底上的有源层，该有源层包括多个开关元件；该有源层上的至少两个金属分布层，该至少两个金属分布层包括第一上金属层和第二上金属层；mtj元件层，在该第一上金属层和该第二上金属层之间；以及至少一条位单元线，该至少一条位单元线上的多个位单元彼此串联连接，其中位单元中的每一个包括：第一mtj元件，在该mtj元件层上；第二mtj元件，在该mtj元件层上并与该第一mtj元件并联连接；第一开关元件，在该有源层中并串联连接到该第一mtj元件，以及第二开关元件，在该有源层中并串联连接到该第二mtj元件，第一mtj元件和第二mtj元件被编程有彼此互补的电阻值，第一开关元件和第二开关元件被配置为彼此互补地开关，并分别向第一mtj元件和第二mtj元件施加电流或电压中的至少一个，并且在至少一条位单元线上，两个相邻的位单元以镜像结构彼此串联连接，并且镜像结构包括第一开关元件和第二开关元件的第一镜像以及第一mtj元件和第二mtj元件的第二镜像，并且在至少一条位单元线的一个方向上，第一镜像和第二镜像在两个相邻的位单元之间交替重复。
附图说明
8.从以下结合附图的详细描述中，将更清楚地理解本发明构思的示例实施例，其中：
9.图1是生物神经元及其操作的概念图；
10.图2是神经网络的示例的概念图；
11.图3是根据一些示例实施例的包括在基于磁隧道结(magnetic tunnel junction，mtj)元件的处理设备中的位单元的电路图；
12.图4a和图4b是图3中应用了位单元的mtj元件的结构和操作的概念图；
13.图5是根据一些示例实施例的包括在处理设备中的位单元对的电路图；
14.图6a至图6c是用于描述图5中的位单元对的编程操作的电路图和概念图；
15.图7是用于描述图5中的位单元对中的读取操作的电路图；
16.图8是神经网络的详细示例的概念图；
17.图9a和9b是用于描述通过使用图5的处理设备执行图8的神经网络所需的计算的操作的电路图；
18.图10是用于描述图9a的电路图中的mtj元件和开关元件之间的连接关系的图5的处理设备的一部分的截面图；
19.图11是详细示出图10的处理设备的一部分中的mtj元件层的水平截面图；
20.图12a和12b是根据一些示例实施例的包括在处理设备中的位单元对的电路图；
21.图13a和13b是示出根据一些示例实施例的处理设备中包括的位单元线的单独结构和共享结构的电路图；
22.图14是用于描述图13b的位单元线的共享结构中的读取操作的电路图；
23.图15是根据一些示例实施例的处理设备的结构框图；并且
24.图16是根据一些示例实施例的包括处理设备的电子系统的结构框图。
具体实施方式
25.在下文中，将参考附图详细描述本发明构思的一些示例实施例。在附图中，相同的附图标记用于相同的组成元件，并且省略其重复描述。
26.当术语“大约”和/或“基本上”在本说明书中结合数值使用时，其意图是相关的数值包括数值周围的制造公差(例如，
±
10％)。此外，当词语“一般地”和/或“基本上”与结构和/或构造结合使用时，意图是不要求结构和/或构造的精度，但是结构和/或构造的自由度在本公开的范围内。此外，应当理解，这些值、结构和/或构造应当被解释为包括数值、结构或构造周围的制造或操作公差(例如，
±
10％)。
27.图1是生物神经元及其操作的概念图，并且图2是神经网络的示例的概念图。
28.参考图1，生物神经元10可以表示人类神经系统中的细胞，并且可以是基本生物计算对象之一。人脑可以包括大约1000亿个生物神经元10和位于其间的大约100万亿个互连。
29.生物神经元10可以包括单个细胞，并且可以包括神经元细胞体(包括各种细胞器)、从细胞体放射的多个树突、从细胞体延伸到另一个神经元的轴突等。各种细胞器可以包括例如细胞核、线粒体、内质网等。
30.一般地，轴突可以将信号从一个神经元发送到另一个神经元，并且树突可以从另一个神经元接收信号。例如，当不同的神经元相互连接时，经由神经元的轴突发送的信号可以被另一个神经元的树突接收。这种信号可以经由被称为突触的特殊互连来传输，并且几个神经元可以相互连接以构成神经网络。以突触为参考，分泌神经递质的神经元(例如，发送信号的神经元)可以被称为突触前神经元，并且接收经由神经递质发送的信息的神经元(例如，接收信号的神经元)可以被称为突触后神经元。
31.大脑(例如人脑)可以通过经由由彼此互连的大量神经元形成的神经网络传输和处理各种信号来学习和记忆大量信息。已经保持和发展了各种尝试来开发用于通过模仿生物神经网络来有效处理大量信息的处理设备和/或计算设备。
32.参考图2，神经网络20可以包括模仿上述生物神经网络的人工神经网络(artificial neural network，ann)，并且可以包括例如深度神经网络(deep neural network，dnn)。在图2中，为了描述方便，神经网络20被示为包括两个隐藏层。然而，神经网络20不限于此，并且可以包括各种数量的隐藏层(例如，一个或多个)。此外，在图2中，神经
网络20被示为包括输入层21，其中输入层21与隐藏层分离以用于接收输入数据，但是根据一些实施例，输入数据可以被直接输入到隐藏层。
33.除了神经网络20中的输出层之外，层中包括的节点可以经由用于传输输出信号的链路连接到下一层(例如，下游层)的节点。通过将前一层中包括的节点的节点值乘以分配给每个链路的权重而获得的值可以经由链路输入到一个节点。前一层的节点值可以对应于轴突值，并且权重可以对应于突触权重。该权重可以被称为神经网络20的参数。激活函数可以包括sigmoid函数、双曲正切(hyperbolic tangent，tanh)、整流线性单位(rectified linear unit，relu)函数等，并且神经网络20的非线性可以通过激活函数来实现。
34.神经网络20中包括的任意节点22的输出可以由下面的公式1表示。
[0035][0036]
公式1可以表示层中m个输入值的第i个节点22的输出值yi。xj可以表示前一层的第j个节点的输出值，并且w
j,i
可以表示施加到前一层的第j个节点和当前层的第i个节点22之间的互连部分的权重。f可以代表激活函数。如公式1所示，在激活函数中，可以使用输入值xj乘以权重w
j,i
的累加结果。例如，可以执行将输入值xj乘以权重w
j,i
并将其结果相加的操作(例如，乘法累加操作(multiply accumulate operation，mac))。除了该应用之外，可能还存在需要mac操作的各种应用，为此，可以使用能够在模拟电路区域中处理mac操作的处理设备。
[0037]
图3是根据一些示例实施例的基于mtj元件的处理设备100中包括的位单元的电路图。
[0038]
参考图3，基于mtj元件的处理设备100(以下简称为“处理设备”)可以包括实现神经形态处理器、神经处理器等的设备，并且可以包括以二维阵列结构排列的多个位单元(bit-cell，bc)。根据一些实施例的处理设备100可以包括存储器内处理设备，该存储器内处理设备例如将数据存储在存储器中，即第一和第二mtj元件mtj和中，并且当需要操作时使用存储在其中的数据。
[0039]
在图3中，对应于单位位单元bc的电路部分由虚线表示。单位位单元bc可以包括一对mtj元件mtj和以及分别连接到第一mtj元件mtj和第二mtj元件的一对位单元开关元件sb和在一些实施例中，该对位单元开关元件sb和可以经由第一或第二访问开关元件sa1或sa2连接到数据线dla或dlb。然而，图3中所示的位单元bc的电路仅是示例，并且位单元bc可以以不同于图3中的电路的方式实现，例如，通过使用其他电路元件。在这种情况下，和的划线(―)可以分别指示对mtj和sb的互补操作。
[0040]
通过使用互补操作，该对mtj元件mtj和可以被编程有彼此不同的电阻值。此外，一对mtj元件mtj和的电阻值可以通过施加到位单元bc的权重来确定。例如，第一和第二mtj元件mtj和中的每一个可以具有两个电阻值(即r
ap
或r
p
)中的任意一个电阻值
的电阻值。例如，r
ap
的电阻值可以是例如大约20ω，并且r
p
的电阻值可以是例如大约5ω。然而，r
ap
和/或r
p
的电阻值不限于此。将参考图4a和4b给出r
ap
和r
p
的电阻值的进一步详细描述。
[0041]
在一些实施例中，当可应用于位单元bc的权重被假设为
“‑
1”和/或“1”，并且“1”的权重被应用于位单元bc时，第一mtj元件mtj可以被编程为r
ap
(例如，大约20ω)，并且第二mtj元件可以被编程为r
p
(例如，大约5ω)。替换地，当位单元bc被应用
“‑
1”的权重时，第一mtj元件mtj可以被编程为r
ap
(例如，大约5ω)，并且第二mtj元件可以被编程为r
p
(例如，大约20ω)。在该示例中，第一和第二mtj元件mtj和的电阻值可以互补地编程，使得第一和第二mtj元件mtj和具有彼此不同的电阻值。
[0042]
作为参考，mtj元件可以包括根据施加到其两端的电压或电流在彼此不同的电阻状态之间切换的元件，并且可以具有多个电阻状态。此外，其中mtj元件从高电阻状态改变到低电阻状态的操作可以被称为置位操作，并且其中mtj元件从低电阻状态改变到高电阻状态的操作可以被称为复位操作。因此，可以通过使用置位操作和复位操作将mtj元件编程为高电阻状态或低电阻状态。将参考图4a和图4b给出关于mtj元件的结构和操作的详细描述。
[0043]
第一和第二mtj元件mtj和中的每一个可以用下面的方法编程。首先，待编程的第一和第二mtj元件mtj和的两端可以分别连接到第一数据线dla和第二数据线dlb。以第一mtj元件mtj为例，第一mtj元件mtj的一端可以经由第一访问开关元件sa1和第一位单元开关元件sb连接到第一数据线dla，并且第一mtj元件mtj的另一端可以经由第二访问开关元件sa2连接到第二数据线dlb。
[0044]
如图3所示，因为另一位单元的位单元开关元件和mtj元件被布置在第一mtj元件mtj和第二访问开关元件sa2之间，所以不可能仅编程第一mtj元件mtj。因此，在根据一些示例实施例的处理设备100中，每个位单元bc的mtj元件可以不被单独编程，但是两个相邻位单元bc的mtj元件可以被同时编程。然而，为了描述仅第一mtj元件mtj被编程的情况，假设暂时没有其它位单元的位单元开关元件和mtj元件。
[0045]
当通过控制第一mtj元件mtj两端的电压或通过控制流过第一mtj元件mtj的电流，第一mtj元件mtj分别经由第一位单元开关元件sb和第一访问开关元件sa1、以及第二访问开关元件sa2连接到第一和第二数据线dla和dlb时，可以执行第一mtj元件mtj的编程操作，即写入操作。在这种情况下，编程操作可以对应于根据第一mtj元件mtj的先前状态的设置或复位操作。与这种情况不同，当第二mtj元件分别经由第二位单元开关元件和第一访问开关元件sa1、以及第二访问开关元件sa2连接到第一和第二数据线dla和dlb时，可以执行第二mtj元件的编程操作。
[0046]
另一方面，施加用于编程第一和第二mtj元件mtj和的电压和/或电流可以相对大于施加用于读取第一和第二mtj元件mtj和的电阻值的电压和/或电流。例如，第一和第二mtj元件mtj和可以不由被施加来读取第一和第二mtj元件mtj和的电阻
值的电压和/或电流编程。
[0047]
串联连接到第一和第二mtj元件mtj和的一对位单元开关元件sb和可以根据施加到位单元bc的输入来执行接通/断开(on/off)操作。此外，该对位单元开关元件sb和可以互补地操作，使得当一个断开时，另一个接通。例如，单位位单元bc可以被设计成使得当可应用于位单元bc的输入被假设为
“‑
1”或“1”时，并且当输入“1”被施加时，第一位单元开关元件sb可以断开，并且第二位单元开关元件可以接通，并且当输入
“‑
1”被施加时，第一位单元开关元件sb可以接通，并且第二位单元开关元件可以断开。
[0048]
根据上述mtj元件和位单元开关元件的操作方法，位单元bc的电阻值可以根据应用于图3中的位单元bc的权重和输入而变化。位单元bc的权重、输入和电阻值之间的关系可以总结为下表1。
[0049]
[表1]
[0050]
输入权重输入*权重电阻值(ω)11120(r
ap
)1-1-15(r
p
)-11-15(r
p
)-1-1120(r
ap
)
[0051]
参考表1，当输入乘以权重的值是1时，位单元bc的电阻值可以是大约20ω，并且当输入乘以权重的值是-1时，位单元bc的电阻值可以是大约5ω。
[0052]
例如，当测量位单元bc的电阻值和/或测量恒定值的位单元bc处的电压降(例如，由于电流)时，可以知道输入与应用于位单元bc的权重的乘积。通过使用位单元bc的这一特性，可以实现用于获得输入和权重的乘法以及乘法之和的处理设备(例如，神经形态处理等)。作为参考，输入*权重可以对应于异或非(xnor)运算值。
[0053]
图4a和4b是应用于图3中的位单元bc的mtj元件的结构和操作的概念图。如图3中所应用的，应用于位单元bc的mtj元件可以具有根据电流(和/或电压)的大小和/或方向而变化的电阻值，并且可以具有非易失性特性，使得即使当输入电流(和/或电压)被切断时，其电阻值也保持不变。
[0054]
参考图4a和图4b，mtj元件mtj可以包括固定层(pinned layer)l3、自由层l1和隧道层l2。固定层l3的磁化方向可以是固定的，自由层l1的磁化方向可以与固定层l3的磁化方向相同或不同。例如，自由层l1的磁化方向可以是可调的(例如，可编程的)。
[0055]
在图4a中，mtj元件mtj示出了自由层l1和固定层l3的磁化方向彼此平行的状态。当磁化方向以这种方式彼此平行时，mtj元件mtj的电阻值r
p
可以降低到例如大约5ω。此外，在图4b中，mtj元件mtj可以示出自由层l1和固定层l3的磁化方向彼此反平行(anti-parallel)的状态。当磁化方向以这种方式彼此反平行时，mtj元件mtj的电阻值r
ap
可以增加到例如大约20ω。因此，改变自由层l1的磁化方向可以改变mtj元件mtj的电阻值，从而可以对mtj元件mtj进行编程。
[0056]
自由层l1的磁化方向可以通过从电阻存储器单元的外部和/或内部提供的电/磁原因来改变。自由层l1可以包括具有可变磁化方向的材料，例如铁磁材料。自由层l1可以包括例如cofeb、feb、fe、co、ni、gd、dy、cofe、nife、mnas、mnbi、mnsb、cro2、mnofe2o3、feofe2o3、
niofe2o3、cuofe2o3、mgofe2o3、euo、y3fe5o
12
和/或它们的组合中的至少一种。
[0057]
隧道层l2可以具有小于自旋扩散距离的厚度，和/或可以包括非磁性材料，诸如镁(mg)、钛(ti)、铝(al)、镁锌(mgzn)、镁硼氧化物(mgb oxide)和钒(v)中的至少一种，和/或它们的组合。
[0058]
由于反铁磁层，固定层l3可以具有固定磁化方向。固定层l3可以包括铁磁材料，诸如cofeb，feb，fe，co，ni，gd，dy，cofe，nife，mnas，mnbi，mnsb，cro2，mnofe2o3，feofe2o3，niofe2o3，cuofe2o3，mgofe2o3，euo，y3fe5o
12
和/或它们的组合，并且还可以包括反铁磁层和/或合成的反铁磁层，用于固定磁化方向。反铁磁层可以包括ptmn、irmn、mno、mns、mnte、mnf2、fec
l2
、feo、coc
l2
、coo、nic
l2
、nio、cr和/或它们的组合。在一些实施例中，合成的反铁磁层可以包括cu、ru、ir和/或它们的组合。
[0059]
图5是根据一些示例实施例的处理设备100中包括的位单元对的电路图。
[0060]
参考图5，在处理设备100中，位单元bc可以在一个方向上彼此串联连接，并且构成位单元线bcl。在图5中，位单元线bcl被示为包括彼此串联连接的四个位单元。然而，在处理设备100中，包括在位单元线bcl中的位单元bc的数量不限于四个，并且可以包括更少和/或更多数量的位单元bc。
[0061]
在处理设备100中，在位单元线bcl上彼此串联连接的两个相邻位单元bc可以构成位单元对bcp。例如，第i(其中i是自然数)位单元对bcp[i]可以包括第(2i-1)位单元bc[2i-1]和串联连接到第(2i-1)位单元bc[2i-1]的第(2i)位单元bc[2i]。
[0062]
在位单元对bcp中，两个相邻的位单元bc可以以第二镜像结构mir2彼此串联连接。例如，如图5所示，第(2i-1)位单元bc[2i-1]的mtj元件mtj[u]和(例如，上部所示的mtj元件mtj[u]和)可以串联到以第二镜像结构mir2与之对称的第(2i)位单元bc[2i]的mtj元件mtj[d]和(例如，下部所示的mtj元件mtj[d]和)上。此外，在两个相邻的位单元对bcp中彼此相邻的两个位单元bc可以以第一镜像结构mir1彼此串联连接。如图5所示，第(2i-1)位单元bc[2i-1]的位单元开关元件sb[u]和可以串联连接到第[2i-2]位单元bc[2i-2]的位单元开关元件sb[d]和以第一镜像结构mir1具有对称性。在这种情况下，第(2i-2)位单元bc[2i-2]可以对应于第(i-1)位单元对bcp。然而，示例实施例不限于此，并且第一镜像结构mir1和第二镜像结构mir2可以沿着位单元线bcl交替布置。
[0063]
在一些示例实施例中，关于位单元对bcp的第二镜像结构mir2，上部mtj元件mtj[u]和以及下部mtj元件mtj[d]和可以被彼此互补地编程。将参照图6a至图6c更详细地描述位单元对bcp的互补编程。
[0064]
在处理设备100中，每个位单元对bcp可以布置访问开关元件sa之一。然而，因为当一个位单元对bcp被编程时，可能需要访问开关元件sa中的两个访问开关元件sa，所以访问开关元件sa的数量可以大于位单元对bcp的数量(例如，大一个)。例如，当位单元线bcl包括2n(其中n是自然数)时，对应于偶数个位单元bc，位单元对bcp的数量可以是n，并且访问开关元件sa的数量可以是(n+1)。另一方面，当位单元线bcl包括(2n-1)(n是自然数)时，对应于奇数个位单元bc，位单元对bcp的数量可以是(n-1)，并且访问开关元件sa的数量可以是n
+1。在一些实施例中，当位单元线bcl包括奇数个位单元bc时，第一和/或最后位单元bc可以不构成位单元对bcp，此外，第一或最后位单元bc可以布置在两个相邻的访问开关元件sa之间。
[0065]
处理设备100可以通过在位单元对bcp中包括mtj元件的第二镜像结构mir2和在相邻位单元对bcp之间包括位单元开关元件的第一镜像结构mir1，来减小位单元bc的尺寸和/或包括位单元bc的位单元阵列的尺寸。例如，因为访问开关元件sa仅在开始对用于存储神经网络权重的mtj元件mtj编程时使用，并且当执行模拟mac计算时，仅执行对输入向量的读取操作，所以通过优化偏置线和访问开关元件sa的尺寸，可以减小位单元bc的尺寸和位单元阵列的尺寸。
[0066]
此外，在处理设备100中，因为在位单元bc中没有形成过孔触点，所以位单元的尺寸和位单元阵列的尺寸可以进一步减小。此外，在处理设备100中，因为串联连接的mtj元件mtj用作存储器并且没有过孔触点，所以可以改进模拟操作的可靠性和功耗效率。将参考图10和11更详细地给出与过孔触点相关的描述。
[0067]
图6a至图6c是用于描述图5中的位单元对bcp的编程操作的电路图和概念图。
[0068]
参考图6a，通过接通第一和第二访问开关元件sa[1]和sa[2]，接通上部位单元开关元件和下部位单元开关元件断开上部位单元开关元件sb[u]和下部位单元开关元件sb[d]，并允许电流流过上部mtj元件和下部mtj元件可以同时对上部mtj元件和下部mtj元件进行编程，如图6a中的大箭头所示。上部mtj元件和下部mtj元件可以在彼此相反的方向(例如，根据自旋极化电流的方向)上被编程。例如，上部mtj元件和下部mtj元件可以用彼此不同的电阻值来编程。
[0069]
此后，通过断开上部位单元开关元件和下部位单元开关元件接通上部位单元开关元件sb[u]和下部位单元开关元件sb[d]，并允许电流流过上部mtj元件mtj[u]和下部mtj元件mtj[d]，可以同时对上部mtj元件mtj[u]和下部mtj元件mtj[d]进行编程。上部mtj元件mtj[u]和下部mtj元件mtj[d]也可以以彼此相反的方向(例如，根据自旋极化电流的方向)被编程。
[0070]
参考图6b，通过接通第一和第二访问开关元件sa[1]和sa[2]，接通上部位单元开关元件和下部位单元开关元件sb[d]，断开上部位单元开关元件sb[u]和下部位单元开关元件并允许电流流过上部mtj元件和下部mtj元件mtj[d](如图6b的大箭头所示)，可以同时对上部mtj元件和下部mtj元件mtj[d]进行编程。在这种情况下，根据自旋极化电流的方向，上部mtj元件和下部mtj元件可以在相反的方向上被编程。
[0071]
此后，通过断开上部位单元开关元件和下部位单元开关元件sb[d]，接通上部位单元开关元件sb[u]和下部位单元开关元件并允许电流流过上部mtj元件mtj
[u]和下部mtj元件可以同时对上部mtj元件mtj[u]和下部mtj元件进行编程。上部mtj元件mtj[u]和下部mtj元件也可以根据彼此的自旋极化电流的方向以相反的方向被编程。
[0072]
如图6a所示的允许电流流过在向下方向上彼此直接相邻的两个mtj元件的编程方法可以被称为垂直写入，并且如图6b所示的允许电流流过在对角方向上彼此相邻的两个mtj元件的编程方法可以被称为对角写入。
[0073]
参考图6c，通过使用图6a中的垂直写入和/或图6b中的对角写入，可编程到一个位单元对bcp的模式的情况数量可以是四种。在这种情况下，除了这些情况之外的任何其他模式都不能被编程，并且对于xnor操作来说可能不是必需的。例如，当第一位单元bc[1]的上部第一mtj元件mtj[u]和上部第二mtj元件的电阻值分别被称为r11和r12时，第二位单元bc[2]的下部第一mtj元件mtj[d]和下部第二mtj元件的电阻值分别被称为r21和r22，并且r11、r12、r21和r22中的每一个都具有对应于1或0的电阻值，如图6c所示，包括r11、r12、r21和r22作为元素的矩阵r可以具有中的任何一种模式。此外，从下面的箭头可以理解，左边两个模式可以通过使用垂直写入来编程，并且右边两个模式可以通过使用对角写入来编程。作为参考，在这种情况和描述中，“1”可以对应于r
ap
，例如大约25ω，并且“0”可以对应于r
p
，例如大约5ω。然而，相反，“1”可以对应于r
p
，并且“0”可以对应于r
ap
。
[0074]
在处理设备100中，基于镜像结构和同时写入两个mtj元件的方法，每个位单元排列一个的访问开关元件(其中访问开关元件的数量比位单元的数量多一个)可以被每个位单元对排列一个的访问开关元件(其中访问开关元件的数量比位单元对的数量多一个)代替。例如，访问开关元件的数量可以减少到每两个位单元一个。因此，可以减小位单元的尺寸，此外，因为基于镜像结构不需要过孔触点，所以可以进一步减小位单元的尺寸，因此，可以进一步减小位单元阵列的尺寸。关于访问开关元件的减少，将参考图12a和12b给出其详细描述。
[0075]
图7是用于描述图5中的位单元对中的读取操作的电路图。
[0076]
参考图7，一般地，当两个访问开关元件布置在(例如，一个)位单元bc中时，经由两个访问开关元件和位单元开关元件可以直接访问单个mtj元件，并且相应地，可以直接读取对应的mtj元件的电阻值。此外，在处理设备100中，两个位单元bc可以在一个位单元对bcp中彼此串联连接，此外，写入和读取操作可以经由一个位单元对bcp的两个访问开关元件同时执行。例如，在写入操作的情况下，参考图6a和图6b给出的对其的描述可以适用。
[0077]
在读取操作的情况下，除了包括要读取的mtj元件的位单元bc之外，可以读取当前路径上的另一位单元bc的mtj元件。例如，在图7中，可以考虑这样的情况，其中当粗体的mtj元件指要读取的目标mtj元件target时，路径上的第(2i-1)位单元bc[2i-1]中的所有mtj元件都连接到mtj元件例如，上部位单元开关元件sb[u]和都接通。另一方面，如以上参考图6a和图6b的写入操作的一部分，第(2i-1)位单元bc[2i-1]的两个mtj
元件mtj[u]和可以具有彼此不同的电阻值。因此，路径上的第(2i-1)位单元bc[2i-1]的两个mtj元件mtj[u]和可以彼此并联，并且不管每个电阻值如何，电阻值都是r
p
和r
ap
的并联形式。在这种情况下，可以始终读取r
p
//r
ap
的电阻值。例如，可以读取“0”和“1”的并联形式的电阻值。此外，第(2i-1)位单元的两个mtj元件mtj[u]和可以串联到第(2i)位单元bc[2i]的mtj元件或目标mtj元件target，并且mtj元件可以具有r
p
和r
ap
的电阻值中的任何一个，因此，根据mtj元件的电阻值的路径上的总电阻值可以由以下表示：
[0078]
rtotal＝r
p
+r
p
//r
ap
，或者rtotal＝r
ap
+r
p
//r
ap
。
[0079]
在这种情况下，r
p
和r
ap
的电阻值可能已经是已知的值，因此，r
p
//r
ap
的电阻值也可能是已知的。因此，通过从总电阻值rtotal中排除r
p
//r
ap
的电阻值，可以识别mtj元件(例如，目标mtj元件target)的电阻值。
[0080]
在一些示例实施例中，作为排除r
p
//r
ap
的电阻值的方法，可以考虑1)流动静态电流(例如，1μa)并通过调节比较器的参考电压(1μa*r
p
//r
ap
)来消除r
p
/r
ap
的影响的方法，2)布置具有r
p
//r
ap
的值的固定电阻器并以差分方式减去r
p
//r
ap
的值的方法，3)将两个虚拟(dummy)mtj元件分别并联到r
p
和r
ap
并减去r
p
//r
ap
的值的方法等。替代地，作为直接比较方法，可以考虑i)将总电阻值rtotal与等于2*r
p
//r
ap
的固定电阻值进行直接比较的方法，和/或ii)将四个虚拟mtj元件布置成具有r
p
//r
ap
+r
p
//r
ap
的电阻值并进行直接比较的方法。
[0081]
在图7中，尽管第(2i)位单元bc[2i]的mtj元件被选择为目标mtj元件target，但是第i位单元对bcp[i]中的其他mtj元件的电阻值也可以以相同的方式被识别。
[0082]
图8是神经网络的详细示例的概念图，并且图9a和9b是用于描述通过使用图5的处理设备100执行图8的神经网络所需的计算的操作的电路图。
[0083]
参考图8和图9a，如下面的公式2所示，在第二层l2的第一节点a1，可以执行分别将输入x1、x2和x3(从第一层l1的节点提供)乘以权重w11、w21和w31的三次乘法运算以及执行乘法结果值的加法运算的mac运算。此外，如下面的公式3所示，在第二层l2的第二节点a2，可以执行分别将输入x1、x2和x3(从第一层l1的节点提供)乘以权重w12、w22和w32的三次乘法运算以及执行乘法结果值的加法运算的mac运算。
[0084]
a1＝x1
·
w11+x2
·
w21+x3
·
w31.....................公式2
[0085]
a2＝x1
·
w12+x2
·
w22+x3
·
w32.....................公式3
[0086]
图9a的处理设备100可以配备有一个位单元对bcp和一个位单元bc，以执行图8中的第二层l2所需的操作。在一些实施例中，尽管输入和权重的数量被示为三个，但是位单元对bcp和位单元bc的数量可以变化。此外，当输入和权重的数量为偶数时，可以仅配备位单元对bcp，但是可以排除位单元bc。此外，在使用图9a的处理设备100的mac操作的情况下，因为访问开关元件sa11、sa12、sa13、sa21、sa22和sa23保持在接通状态，所以位单元对bcp的概念可能不是必需的。因此，为了便于描述，在下文中，将通过仅使用位单元bc来描述mac操作。
[0087]
图9a的处理设备100可以包括第一位单元线bcl1，其包括彼此串联连接的三个位
单元bc11、bc12和bc13，以及第二位单元线bcl2，其包括彼此串联连接的三个位单元bc21、bc22和bc23。图8中的第一节点a1所需的公式2的操作可以在第一位单元线bcl1上执行，并且第二节点a2所需的公式3的操作可以在第二位单元线bcl2上执行。
[0088]
当恒定值的电流i施加到第一和第二位单元线bcl1和bcl2中的每一条时，应用于位单元bc11、bc12和bc13以及bc21、bc22和bc23中的每一个的权重和输入的乘积之和可以从位单元bc11、bc12、bc13、bc21、bc22和bc23中的每一个处出现的电压降之和获得。下面将描述表2中所示的输入和权重的情况作为示例。
[0089]
[表2]
[0090]
输入权重(第一节点a1)权重(第二节点a2)x1＝1w11＝1w12＝-1x2＝1w21＝-1w22＝-1x3＝-1w31＝-1w32＝1
[0091]
通过使用表2中的权重，图9a的处理设备100中的包括的mtj元件r11、r12、
……
、r23、可以如下表3所示进行设置。例如，通过使用输入(例如，如表2中所包括的)，分别串联连接到mtj元件r11、
……
、的位单元开关元件sb11、sb12、
……
、sb23、的接通/断开状态可设置如下表4所示。
[0092]
[表3]
[0093][0094]
[表4]
[0095][0096]
例如，当向第一和第二位单元线bcl1和bcl2提供大约1a的电流时(例如，如[表3]和[表4]中所设置的)，电流可以流向每个位单元中包括的mtj元件的闭合位单元开关元件，然后，可能出现电压降。在这种情况下，当在第一和第二位单元线bcl1和bcl2的上端测量电压时，所测量的电压可以对应于已经加上每个位单元中发生的电压降的值。第一位单元线bcl1中包括的位单元bc11、bc12和bc13中出现的电压降可以如[表5]所示，并且第二位单元线bcl2中包括的位单元bc21、bc22和bc23中出现的电压降可以如[表6]所示。
[0097]
[表5]
[0098][0099]
[表6]
[0100][0101]
第一位单元线bcl1上大约45v的电压降和第二位单元线bcl2上大约15v的电压降可以对应于应用于每条位单元线中包括的位单元的权重和输入的mac操作结果。例如，电压降和mac操作结果之间的关系可以表示为如下[表7]所示。
[0102]
[表7]
[0103][0104]
参考表7，可以理解的是，从第一位单元线bcl1的电压降已经被测量为大约45v的
事实来看，应用于第一位单元线bcl1的输入和权重的乘积之和是“1”。此外，可以理解的是，从第二位单元线bcl2的电压降已经被测量为大约15v的事实来看，应用于第二位单元线bcl2的输入和权重的乘积之和是
“‑
3”[0105]
在图9a中，作为示例，第一和第二位单元线bcl1和bcl2中的每一条包括三个位单元，但是示例实施例不限于此，并且一条位单元线可以包括等于或大于一个的各种数量的位单元。例如，一条位单元线可以包括64到256个位单元。此外，在图9a中，作为示例，处理设备100仅包括两条位单元线bcl1和bcl2，但是处理设备100可以包括各种数量的位单元线，并且可以包括一条或多条位单元线。处理设备100中的位单元线的数量可以包括64到128条位单元线。在一些实施例中，位单元线中的多个位单元可以被布置成构成位单元阵列。
[0106]
如上，图9a的处理设备100可以包括存储器内处理设备，该存储器内处理设备将对应于权重的值存储在存储器(包括mtj元件)中，并且使用存储在存储器中的值来执行操作。与其中存储器与操作单元分离的冯
·
诺依曼结构不同，存储器内处理设备可以改进数据传输的速度和功耗。在图9a的实施例中，描述了一种处理设备，其中恒定电流i被施加到彼此串联连接的位单元，并且获得对应于来自位单元线上出现的电压降的乘积之和的操作结果。然而，包括图5中的位单元对bcp的结构可以应用于其他类型的处理设备。
[0107]
参考图8和图9b，根据一些示例实施例的处理设备100a可以不同于图9a的处理设备100，因为处理设备100a还包括串联连接到第一和第二位单元线bcl1和bcl2中的每一条的下端的电容器bclc1和bclc2。根据示例实施例的处理设备100a可以包括这样的结构，该结构包括串联连接到第一和第二位单元线bcl1和bcl2中的每一条的下端的电容器bclc1和bclc2，并且可以以时间数字转换器(time to digital converter，tdc)方法操作。例如，tdc方法可以是这样的方法，其中在电压v被施加到第一和第二位单元线bcl1和bcl2中的每一条之后，测量直到第一和第二电容器bclc1和bclc2中的每一条的电压上升到特定值的时间。
[0108]
图10是图5的处理设备100的一部分的截面图，用于描述图9a的电路图中的mtj元件和开关元件之间的连接关系，并且图11是详细示出图10的处理设备的一部分中的mtj元件层l200的水平截面图。
[0109]
参考图10，在一些示例实施例的处理设备100中，形成包括位单元开关元件sb11、sb12和的有源层l100。第一至第六金属分布层m100至m600、mtj元件层l200和第七金属分布层m700可以顺序堆叠在基底上。可以首先形成有源层l100，并且通过使用在有源层l100上方形成第一至第六金属分布层m100至m600和mtj元件层l200的工艺，可以定义有源层l100和mtj元件层l200之间的位置关系。
[0110]
有源层l100可以是其中形成图9a中的位单元开关元件sb11、sb12、等的层，并且可以是其中通过使用晶体管形成工艺等在硅晶片上形成位单元开关元件sb11、sb12、等的层。例如，有源层l100可以是和/或可以包括在硅晶片的区域中。
[0111]
在示例实施例的处理设备100中，开关元件可以包括晶体管。为了便于描述，开关元件sb11、sb12、sb13、sa11、sa12和sa13(例如，如图9a所示包括在第一位单元线bcl1中)中，仅示出了由于[表2]中的输入和权重而在流过第一位单元线bcl1的电流i的路径上的位单元开关元件sb11、sb12和其他开关元件sb13、
sa11、sa12和sa13(例如，如图9a所示)可以处于开路状态，并且在图10中未示出，因为施加到第一位单元线bcl1的电流i不流动。然而，图10中未示出的图9a中的其他开关元件sb13、sa11、sa12和sa13也可以形成在有源层l100中，并且可以水平布置在与开关元件sb11、sb12和不同的位置。
[0112]
mtj元件层l200可以包括其中形成图9中的mtj元件r11、r12、等的层，第七金属分布层m700可以布置在mtj元件层l200上，并且第六金属分布层m600可以布置在mtj元件层l200下。然而，示例实施例不限于此，并且例如，金属分布的数量不限于七个，此外，mtj元件层l200的位置不限于上述位置。在一些实施例中，mtj元件r11、r12、等可以在垂直方向上形成在mtj元件层l200中，使得每个mtj元件的两端之一接触第七金属分布层m700，并且另一端接触第六金属分布层m600。
[0113]
在下文中，在第七金属分布层m700的一侧沿垂直方向形成的mtj元件r11、r12、等的端部可以被称为mtj元件的上部，并且在第六金属分布层m600的一侧的端部可以被称为mtj元件的下部。作为参考，在处理设备100(例如，图7和图9a)中，mtj元件的上部表示为“top”，并且其下部表示为“bot”。
[0114]
如图10所示，流过mtj元件r11、r12、等的电流i可以在从mtj元件的上部top到其下部bot和/或从其下部bot到其上部top的方向上流动。在mtj元件层l200中，仅示出了图9a中的第一位单元线bcl1中包括的mtj元件r11、r12、r13和中的由于[表2]中的输入和权重电流i流过的路径上的mtj元件r11、r12和然而，尽管在图10中未示出，但是其他mtj元件和r13可以形成在mtj元件层l200中，并且可以水平布置在与mtj元件r11、r12和不同的位置。
[0115]
第一至第七金属分布层m100至m700可以包括这样的层，其中形成有导电布线，诸如将mtj元件和r13连接到开关元件sb11、sb12和的布线，以及用于向开关元件sb11、sb12和传输接通/断开信号的布线。
[0116]
描述了图10所示的开关元件sb11、sb12、和mtj元件和r13之间的连接关系。第一位单元线bcl1的开关元件sb11、sb12和可以分别连接到相应的mtj元件和r13，并且第二位单元bcl2中包括的位单元开关元件sb12可以连接到第三位单元bcl3中包括的位单元开关元件同时共享源极区并且彼此相邻。此外，第一位单元bc11中包括的mtj元件r11可以直接邻近第二位单元bcl2中包括的mtj元件r12并经由第七金属分布层m700连接到第二位单元bcl2中包括的mtj元件r12。以这种方式，位单元开关元件sb12和彼此相邻布置，并且mtj元件r11和r12彼此相邻布置的原因可能是，如图5等所示，因为在实施例的处理设备100中，在位单元线bcl的一个方向上彼此相邻的位单元以第一镜像结构mir1和第二镜像结构mir2中交替地彼此串联连接。
[0117]
作为参考，当位单元没有在位单元线bcl的一个方向上以镜像结构彼此连接时，位单元开关元件中的至少一个可以连接到mtj元件的上部。在这种情况下，可能需要在第六金属分布层m600和第七金属分布层m700之间形成用于将对应的位单元开关元件的一端连接
到mtj元件的上部的过孔触点。然而，当过孔触点被布置为邻近mtj元件时，该布置可能对mtj元件的特性造成不利影响。因此，过孔触点可以被布置成远离mtj元件，结果，可能增加位单元的尺寸。然而，在实施例的处理设备100中，由于在位单元线bcl的一个方向上彼此相邻的位单元以第一镜像结构mir1和第二镜像结构mir2彼此串联连接的结构，可以不需要和/或不形成过孔触点。因此，可以减小位单元的尺寸和位单元阵列的尺寸，并且可以改进mtj元件的可靠性。
[0118]
参考图11，在一些示例实施例的处理设备100中，mtj元件层l200可以包括多条位单元线(例如，四条位单元线bcl1至bcl4)，每条位单元线包括三个位单元。例如，在图11中，为了描述mtj元件的布置结构，与图9a相比，示出了还包括第三和第四位单元线bcl3和bcl4的四条位单元线。然而，在示例实施例的处理设备100中，位单元线的数量和/或分别包括在位单元线中的位单元的数量不限于此。
[0119]
如图11所示，第一位单元线bcl1的结构可以与第三位单元线bcl3的结构基本相同，此外，第二位单元线bcl2的结构可以与第四位单元线bcl4的结构基本相同。因此，没有给第三和第四位单元线bcl3和bcl4单独的附图标记。
[0120]
除了mtj元件之外，每个位单元还可以包括非活动mtj元件rd。以第一位单元线bcl1的第一位单元bc11为例，除了图9a中的mtj元件r11和之外，第一位单元bc11还可以包括九个非活动mtj元件rd。然而，非活动mtj元件rd的数量不限于此，并且可以大于或小于9。非活动mtj元件rd可以是不用于处理的mtj元件(不同于上述mtj元件r11和)，并且可以不电连接到图9a中的开关元件sb11、等。用于处理的mtj元件r11、等可以被称为活动mtj元件，以区别于非活动mtj元件rd。非活动mtj元件rd可以形成为实现具有均匀电特性的活动mtj元件r11、等。由于加工工艺中的问题，与边界上形成的mtj元件相比，在mtj元件被其他mtj元件围绕的位置形成的mtj元件可以具有相对均匀的电特性。因此，只有布置在中心部分(例如，其可靠性好的地方)的mtj元件可以用于处理，而其他mtj元件可以是未使用的非活动mtj元件。
[0121]
将描述图11中的四个位单元bc11、bc12、bc21和bc22中包括的mtj元件作为示例。在某一个位单元中可以形成十一个mtj元件，并且在四个位单元bc11、bc12、bc21和bc22中可以形成总共四十四(44)个mtj元件。在这种情况下，活动mtj元件可以被布置在位单元的中心部分，并且被其他mtj元件围绕。换句话说，在四个位单元bc11、bc12、bc21和bc22中，布置在由36个非活动mtj元件rd围绕的位置处的八个mtj元件r11、r12、r21、r22和可以对应于活动mtj元件。mtj元件r11、rd等之间的距离可以是例如约0.10微米(μm)至约0.40μm。然而，mtj元件r11、rd等之间的距离不限于上述值范围。
[0122]
相邻位单元中的mtj元件可以以相邻位单元之间的边界线作为参考按上下对称和/或左右对称的结构排列。例如，mtj元件r11、和rd可以以相邻位单元bc11和bc12之间的边界线作为参考相对于第二位单元bc12中包括的mtj元件r12、和rd以上下对称结构布置。类似地，第一位单元线bcl1的第一位单元bc11中包括的mtj元件r11、和rd可以以相邻位单元bc11和bc21之间的边界线作为参考相对于第二位单元线bcl2的第一位单元bc21中包括的mtj元件r21、和rd以左右对称的结构布置。
[0123]
图12a和12b是根据一些示例实施例的处理设备100b和100c中包括的位单元对的电路图。
[0124]
参考图12a和12b，示例实施例的处理设备100b可以基于上述镜像结构和对两个mtj元件的同时写入操作，将位单元对扩展成包括2m(其中m是等于或大于2的自然数)个位单元的位单元组bcg的结构。即使在该位单元组bcg中，其中彼此相邻的位单元也可以具有镜像结构，此外，彼此相邻的位单元组bcg之间彼此相邻的位单元也可以具有镜像结构。例如，在m为2的情况下，如图12a所示，处理设备100b可以具有位单元组bcg包括四个位单元的结构。为了便于说明，在图12a和12b中，省略了mtj元件和位单元开关元件的标记。此外，在图12a和12b中，并且如上所述，“top”和“bot”可以分别表示mtj元件的上部和下部。
[0125]
如图12a所示，与包括两个位单元的位单元对bcp的结构相比，访问开关元件的数量可以进一步减少。例如，因为每个位单元组bcg布置一个访问开关元件，所以与位单元对bcp的结构相比，访问开关元件的数量可以再次减少一半。当位单元线被推广到包括2n(n是自然数)(偶数)个位单元的情况时，并且当假设位单元组bcg包括2l(其中l是小于n的自然数)个位单元时，访问开关元件的数量可以减少到ceil(2n/l+1)。在这种情况下，ceil可以表示上限函数，ceil(x)可以表示等于或大于x的最小整数。
[0126]
在一些实施例中，考虑到mtj元件的写入操作的方面，即使对于四个mtj元件的情况，mtj元件的写入操作也可以通过适当地组合位单元开关元件来针对所有情况下执行。连续扩展是可能的，例如，对于m＝3、4、5、
……
、等，最终，可能存在2m变成最大值2n(其中2n等于位单元线的总行数)的情况。在这种情况下，类似于图12b所示的处理设备100c，用于写入/读取操作的单独的数据线和访问开关元件可能不是必需的，并且可能导致仅位单元彼此串联连接的结构。
[0127]
考虑到读取操作的方面，可以考虑除了包括路径上的目标mtj元件的位单元之外，剩余位单元的所有mtj元件都彼此并联连接的方法。在这种情况下，串联的r
p
//r
ap
的电阻值可以被读取(n-1)次，并且相应地，可以通过使用类似于上面参考图7描述的方法的方法来读取目标mtj元件target的电阻值。
[0128]
图13a和13b是示出根据一些示例实施例的处理设备100和100d中包括的位单元线的单独结构和共享结构的电路图。
[0129]
参考图13a和13b，在示例实施例的处理设备100中，一条位单元线bcl可以连接到用于读取/写入操作的两条单独的数据线。例如，可以通过在写入操作中经由两条数据线施加“+”或
“‑”
电压来对mtj元件进行编程，和/或可以经由相同的数据线读取mtj元件的状态(例如，电阻值)。例如，如图13a所示，可以经由两条第一数据线bdla1和bdlb1在第一位单元线bcl1上执行读取/写入操作，并且可以经由两条第二数据线bdla2和bdlb2在第二位单元线bcl2上执行读取/写入操作。作为参考，在图13a和13b中，为了描述方便，省略了mtj元件和位单元开关元件的附图标记，并且“top”和“bot”可以分别表示mtj元件的上部和下部。
[0130]
如上所述，在示例实施例的处理设备100中，基于相邻位单元的镜像结构，过孔触点可能不是必需的，并且位单元的尺寸可以减小。然而，当位单元的尺寸减小时，可能出现分布路径空间的限制。因此，作为用于减少分布线数量的方法，如图13b所示，实施例的处理设备100d可以具有其中两个相邻的位单元线bcl1和bcl2共享两条分布线dla和dlb的结构。在这种共享分布线的结构中，通过使用访问开关元件顺序选择行和/或位单元对，并选择经
由分布线提供电压的方向，可以将值“0”或“1”编程到相应的mtj元件。
[0131]
例如，可以对共享两条分布线dla和dlb并且彼此相邻的两条位单元线bcl1和bcl2执行相同的操作(例如，写入“1”)。结果，其中每条位单元线两条分布线被布线的结构可以改变为其中每两条位单元线两条分布线基于分布线dla和dlb的共享结构被布线的结构。因此，在一些示例实施例中，每一条位单元线可能只需要一条分布线。因此，在示例实施例的处理设备100d中，可以减少分布线的数量，并且可以减小包括分布线的位单元阵列的尺寸。
[0132]
图14是用于描述图13b中的位单元线的共享结构中的读取操作的电路图。
[0133]
参考图14，将考虑如图13b所示的其中两个相邻的位单元线共享两条数据线的结构中的读取操作。作为参考，在图14中，为了便于说明，省略了mtj元件和位单元开关元件的附图标记，并且如上，“top”和“bot”可以分别表示mtj元件的上部和下部。
[0134]
在共享数据线的结构中，因为位单元线的两侧上的mtj元件被同时读取，如下所示，所以可能存在限制。首先，第一目标mtj元件target1和第二目标mtj元件target2两者处于“1”状态(例如r
ap
)或两者处于“0”状态(例如r
p
)的情况可能相对容易读取。在每种情况下，总电阻值rtotal可以如下读取。
[0135]
i)当两者具有r
p
时：rtotal＝1/2*(r
p
//r
ap
+r
p
)
[0136]
ii)当两者具有r
ap
时：rtotal＝1/2*(r
p
//r
ap
+r
p
)
[0137]
然而，在第一目标mtj元件target1处于与第二目标mtj元件target2不同的状态的情况下，可以读取下面的值，但是可能难以和/或不可能知道两条位单元线的哪条线上的mtj元件是r
p
或r
ap
。在这种情况下，总电阻值rtotal可以如下读取。
[0138]
iii)当两者具有彼此不同的值时：rtotal＝(r
p
//r
ap
+r
p
)//(r
p
//r
ap
+r
ap
)
[0139]
例如，在共享数据线的结构中，可以针对以下情况获得信息：i)当两者具有r
ap
时，ii)当两者具有r
p
时，以及iii)当两者具有彼此不同的值时。
[0140]
图15是根据一些示例实施例的处理设备700的结构框图。
[0141]
参考图15，示例实施例的处理设备700可以包括位单元阵列710、控制器720、行解码器730、列解码器740、权重驱动器750、电流源控制器760、数据缓冲器770和电压测量设备780。此外，根据示例实施例的处理设备700除了图15所示的那些之外，还可以包括其他通用组件。
[0142]
位单元阵列710可以包括位单元阵列，该位单元阵列包括上述mtj元件和开关元件。
[0143]
控制器720可以解码驱动和操作处理设备700所需的命令。例如，控制器720可以解码用于设置权重、权重设置检查、输入的应用、测量电压等的命令，并且在一些实施例中，可以向执行这些命令所需的组件发送信号(例如，如下所述)。
[0144]
行解码器730可以接收行地址和输入信号，并将输入值应用于位单元阵列710。行解码器730可以包括例如数模转换器(digital to analog converter，dac)或模数转换器(analog-to-digital converter，adc)，并且可以基于输入值向串联连接到mtj的开关元件施加驱动电压。此外，行解码器730可以改变位单元阵列710中包括的mtj元件的电阻值，并且在这种情况下，可以将驱动电压施加到相关的开关元件，从而选择目标mtj元件。
[0145]
列解码器740可以接收列地址和权重设置信号，并且向mtj元件施加电流/电压。列解码器740可以选择电压测量所需的位单元线和连接到需要权重设置的位单元的权重线。
[0146]
当权重被设置时，权重驱动器750可以向由行解码器730和列解码器740选择的位单元发送权重数据。权重驱动器750可以基于从数据缓冲器770接收的数据来驱动连接到列解码器740的权重线，并且执行权重的设置和被设置的权重的检查。权重驱动器750可以包括向权重线施加检查电流的电流源，用于检查所需电阻值是否已经被设置到mtj元件。
[0147]
电流源控制器760可以接收控制器720的信号以驱动电流源，并将电流施加到位单元线。
[0148]
电压测量设备780可以测量连接到位单元线或位单元线一端的电容器的电压，并将测量值存储到外部存储器(未示出)。电压测量设备780可以包括将测量值输出为数字值的adc。
[0149]
在一些实施例中，被配置为执行和/或解码任务和/或命令的功能元件(例如，控制器720、列解码器740、权重驱动器750和/或电流源控制器760)可以包括：处理电路，诸如包括逻辑电路的硬件；硬件/软件组合，诸如运行软件的处理器；或它们的组合。例如，处理电路更具体地可以包括和/或被包括在但不限于中央处理单元(cpu)、算术逻辑单元(arithmetic logic unit，alu)、数字信号处理器、微型计算机、现场可编程门阵列(field programmable gate array，fpga)和可编程逻辑单元、微处理器、专用集成电路(application-specific integrated circuit，asic)等中。
[0150]
图16是根据一些示例实施例的包括处理设备810的电子系统800的结构框图。
[0151]
参考图16，电子系统800可以通过基于包括处理设备(例如，如上所述)的神经网络设备830分析输入数据来提取信息，并且基于提取的信息来确定状态，和/或控制其上安装有电子系统800的电子设备的组件。例如，电子系统800可以应用于自动设备，诸如无人驾驶飞机和/或高级驾驶员辅助系统(advanced drivers assistance system，adas)、智能电视、智能电话、医疗设备、移动设备、图像显示设备、测量设备、物联网(internet of things，iot)设备等。此外，电子系统800可以安装在各种电子设备上和/或包括在各种电子设备中。
[0152]
除了神经网络设备830之外，电子系统800还可以包括处理单元810、随机存取存储器(random access memory，ram)820、存储器840、传感器模块850和/或通信模块(tx/rx模块)860。此外，电子系统800还可以包括输入/输出模块、安全模块、电源控制器等。电子系统800的硬件组件的一部分可以安装为半导体芯片。神经网络设备830可以包括以片上类型实现的上述实施例的处理设备，或者可以包括包含上述实施例的处理设备作为神经网络设备830的一部分的设备。
[0153]
处理单元810可以控制电子系统800的所有操作。处理单元810可以包括例如中央处理单元(cpu)，并且可以包括单核或多核。处理单元810可以处理和/或执行存储在存储器840中的程序和/或数据，并且通过运行存储在存储器840中的程序，可以控制神经网络设备830的功能。在一些实施例中，除了cpu之外，处理单元810还可以在图形处理单元(graphics processing unit，gpu)、应用处理器(application processor，ap)等中实现。
[0154]
ram 820可以临时存储程序、数据和/或指令。例如，存储在存储器840中的程序和/或数据可以根据处理单元810的控制和/或启动(booting)代码临时存储在ram 820中。ram 820可以在诸如动态ram(dynamic ram，dram)和静态ram(static ram，sram)的存储设备中实现和/或作为诸如动态ram和静态ram的存储设备来实现。
[0155]
神经网络设备830可以基于接收的输入数据执行神经网络的操作，并且可以基于操作的结果生成信息信号。神经网络设备830可以包括上述实施例的处理设备。除了dnn之外，神经网络设备830还可以包括卷积神经网络(convolution neural network，cnn)、递归神经网络(recurrent neural network，rnn)、深度信念网络、受限玻尔兹曼机器等，但不限于此。神经网络设备830可以对应于专用于神经网络的硬件加速器。
[0156]
信息信号可以包括各种识别信号，诸如音频识别信号、对象识别信号、图像识别信号、生物信息识别信号等。例如，神经网络设备830可以接收视频流中包括的帧数据和/或音频流中包括的音频数据作为输入数据，并且为由帧数据表示的图像和/或由音频数据表示的声音中包括的对象生成识别信号。神经网络设备830可以根据安装在其上的电子设备的类型或功能接收各种类型的输入数据，并且可以根据输入数据生成识别信号。
[0157]
存储器840可以作为用于存储数据的存储区域，存储操作系统(operating system，os)、各种程序和各种数据。存储器840可以包括易失性存储器和/或非易失性存储器。
[0158]
传感器模块850可以收集关于安装有电子系统800的电子设备的外围的信息。传感器模块850可以包括各种类型的感测设备，并且可以感测或接收来自电子设备外部的信号(例如，图像信号、音频信号、磁信号、生物信号、触摸信号等)，并且将感测或接收的信号转换成数据。此外，传感器模块850可以将转换后的数据提供给神经网络设备830作为输入数据。在一些实施例中，如下所述，传感器模块850还可以包括用户接口设备。
[0159]
通信模块860可以包括能够与外部设备通信的各种有线或无线接口。例如，通信模块860可以促进电子系统800和网络之间的通信。
[0160]
电子系统800还可以包括用户接口设备(例如触摸面板、按键和按钮)以及处理器、存储和运行程序数据的存储器设备、永久储存器(诸如磁盘驱动器)、以及与外部设备通信的通信端口。实现为软件模块或算法的方法可以作为可在处理器中执行的计算机可读代码或程序命令存储在计算机可读记录介质上。
[0161]
虽然已经参照本发明构思的实施例具体示出和描述了本发明构思，但是应当理解，在不脱离所附权利要求的精神和范围的情况下，可以在形式和细节上进行各种改变。

技术特征：

1.一种基于磁隧道结mtj元件的处理设备，包括：至少一条位单元线，所述至少一条位单元线上的多个位单元彼此串联连接，其中，所述多个位单元中的每一个包括第一mtj元件，被配置为在不同的电阻状态之间切换并且被编程有电阻值，第二mtj元件，被配置为在不同的电阻状态之间切换并且被编程有电阻值，第一开关元件，串联连接到所述第一mtj元件，并且被配置为对将电流或电压中的至少一个施加到所述第一mtj元件进行开关，和第二开关元件，串联连接到所述第二mtj元件，并且被配置为对将电流或电压中的至少一个施加到所述第二mtj元件进行开关，其中，所述第二开关元件被配置为执行与所述第一开关元件互补的开关，并且其中，在所述位单元线上，两个相邻的位单元以镜像结构彼此串联连接。2.根据权利要求1所述的处理设备，其中所述至少一条位单元线的第(2i-1)位单元的第一mtj元件和第二mtj元件与所述至少一条位单元线的第(2i)位单元的第一mtj元件和第二mtj元件相邻并串联连接，其中i代表自然数，并且所述至少一条位单元线的第(2i)位单元的第一开关元件和第二开关元件与所述至少一条位单元线的第(2i+1)位单元的第一开关元件和第二开关元件相邻并串联连接。3.根据权利要求2所述的处理设备，其中所述第一开关元件和所述第二开关元件各自包括晶体管，并且所述至少一条位单元线的第(2i)位单元的第一开关元件和第二开关元件分别与所述至少一条位单元线的第(2i+1)位单元的第一开关元件和第二开关元件共享源极区。4.根据权利要求2所述的处理设备，还包括：所述位单元线和用于编程的数据线之间的至少两个第三开关元件，其中，当所述位单元线包括偶数个位单元时，所述第(2i-1)位单元和所述第(2i)位单元构成位单元对，所述第三开关元件的数量比所述位单元对的数量多一个，并且所述位单元对之一位于两个相邻的第三开关元件之间，或者其中，当所述位单元线包括奇数个位单元时，所述第(2i-1)位单元和所述第(2i)位单元、或者所述第(2i)位单元和所述第(2i+1)位单元中的至少一者构成位单元对，第一位单元或最后位单元不构成位单元对，并且所述第三开关元件的数量比所述位单元对的数量多两个，并且所述位单元对、所述第一位单元或所述最后位单元中的至少一个位于两个相邻的第三开关元件之间。5.根据权利要求4所述的处理设备，其中，所述位单元对的第一位单元的第一mtj元件和第二mtj元件中的至少一个、以及所述位单元对的第二位单元的第一mtj元件和第二mtj元件中的至少一个被以垂直写入或对角写入类型同时且互补地编程。6.根据权利要求1所述的处理设备，其中所述多个位单元中的每一个被配置为使用所述第一mtj元件和所述第二mtj元件的电
阻值以及所述第一开关元件和所述第二开关元件的开关操作来执行xnor操作，并且所述位单元线被配置为执行乘法累加mac操作，所述mac操作包括乘法操作和对所述乘法操作的结果的加法操作。7.根据权利要求1所述的处理设备，其中所述至少一条位单元线包括多条位单元线，并且所述多条位单元线中的两条相邻的位单元线共享用于对所述第一mtj元件和所述第二mtj元件进行编程的数据线。8.根据权利要求1所述的处理设备，还包括：基底，包括有源区域和所述有源区域上的至少两个金属分布层，其中，所述第一开关元件和所述第二开关元件被包括在所述有源区域中，并且所述多个位单元中的每一个的第一mtj元件和第二mtj元件布置在所述至少两个金属分布层的第一上金属层和第二上金属层之间。9.根据权利要求8所述的处理设备，其中在所述第一上金属层和所述第二上金属层之间不存在通孔触点。10.一种基于磁隧道结mtj元件的处理设备，包括：基底；有源层，在所述基底上，所述有源层包括多个开关元件；至少两个金属分布层，在所述有源层上，所述至少两个金属分布层包括第一上金属层和第二上金属层；mtj元件层，在所述第一上金属层和所述第二上金属层之间；和至少一条位单元线，所述至少一条位单元线上的多个位单元彼此串联连接，其中，所述多个位单元中的每一个包括第一mtj元件，在所述mtj元件层上，第二mtj元件，在所述mtj元件层上并并联连接到所述第一mtj元件，第一开关元件，在所述有源层中并串联连接到所述第一mtj元件，和第二开关元件，在所述有源层中并串联连接到所述第二mtj元件，所述第一mtj元件和所述第二mtj元件被编程有彼此互补的电阻值，所述第一开关元件和所述第二开关元件被配置为彼此互补地开关，并且分别向所述第一mtj元件和所述第二mtj元件施加电流或电压中的至少一个，并且在所述至少一条位单元线上，两个相邻的位单元以镜像结构彼此串联连接，所述镜像结构包括所述第一开关元件和所述第二开关元件的第一镜像，和所述第一mtj元件和所述第二mtj元件的第二镜像，并且在所述至少一条位单元线的一个方向上，所述第一镜像和所述第二镜像在所述两个相邻的位单元之间交替重复。11.根据权利要求10所述的处理设备，其中所述至少一条位单元线的第(2i-1)位单元以所述第二镜像串联连接到所述至少一条位单元线的第(2i)位单元，其中i代表自然数，所述至少一条位单元线的第(2i)位单元以所述第一镜像串联连接到所述至少一条位
单元线的第(2i+1)位单元，当所述位单元线包括偶数个位单元时，所述第(2i-1)位单元和所述第(2i)位单元构成位单元对，或者当所述位单元线包括奇数个位单元时，所述第(2i-1)位单元和所述第(2i)位单元、或者所述第(2i)位单元和所述第(2i+1)位单元中的至少一者构成位单元对，并且所述位单元对的第一位单元的第一mtj元件和第二mtj元件中的至少一个、以及所述位单元对的第二位单元的第一mtj元件和第二mtj元件中的一个被编程有彼此互补的电阻值。12.根据权利要求11所述的处理设备，还包括：所述位单元线和用于对所述第一mtj元件和所述第二mtj元件进行编程的数据线之间的至少两个第三开关元件，其中，所述至少两个第三开关元件包括比所述位单元对的数量多一个或两个的数量的第三开关元件，所述位单元对之一位于两个相邻的第三开关元件之间，并且所述第一位单元的第一mtj元件或第二mtj元件中的至少一个、以及所述第二位单元的第一mtj元件或第二mtj元件中的一个被配置为根据电流被同时且互补地编程。13.根据权利要求10所述的处理设备，其中所述至少一条位单元线包括多条位单元线，其中，所述多个位单元中的每一个被配置为执行xnor操作，所述多条位单元线中的每一条被配置为执行乘法累加mac操作，并且所述多条位单元线构成二维位单元阵列类型的神经网络。14.根据权利要求10所述的处理设备，其中，在所述第一上金属层和所述第二上金属层之间不存在通孔触点。15.根据权利要求10所述的处理设备，还包括：所述mtj元件层上不连接到所述第一开关元件或所述第二开关元件中的任意一个的多个非活动mtj元件，并且其中，在所述多个位单元中的每个位单元中，所述第一mtj元件和所述第二mtj元件在平面图中位于所述位单元的中心部分，并且所述非活动mtj元件位于所述位单元的边界部分，所述边界部分在所述平面图中围绕所述中心部分。16.一种电子系统，包括：处理设备，基于磁隧道结mtj元件；处理单元，被配置为控制所述处理设备的操作；和存储器单元，被配置为存储要在所述处理设备的操作中使用的程序、数据或命令中的至少一个，其中，所述处理设备包括至少一条位单元线，所述至少一条位单元线上的多个位单元彼此串联连接，其中，所述多个位单元中的每一个包括第一mtj元件，被配置为在不同的电阻状态之间切换并且被编程有电阻值；第二mtj元件，并联连接到所述第一mtj元件，所述第二mtj元件被配置为在不同电阻状态之间切换，并且被编程有与所述第一mtj元件的电阻值互补的电阻值；第一开关元件，串联连接到所述第一mtj元件，并且被配置为对将电流或电压中的至少
一个施加到所述第一mtj元件进行开关；和第二开关元件，串联连接到所述第二mtj元件，并且被配置为对将电流或电压中的至少一个施加到所述第二mtj元件进行开关，其中，所述第二开关元件被配置为执行与所述第一开关元件互补的开关操作，并且其中，在所述位单元线上，两个相邻的位单元以镜像结构彼此串联连接。17.根据权利要求16所述的电子系统，其中所述至少一条位单元线的第(2i-1)位单元的第一mtj元件和第二mtj元件与所述至少一条位单元线的第(2i)位单元的第一mtj元件和第二mtj元件相邻并串联连接，其中i代表自然数，所述至少一条位单元线的第(2i)位单元的第一开关元件和第二开关元件与所述至少一条位单元线的第(2i+1)位单元的第一开关元件和第二开关元件相邻并串联连接，其中，当所述至少一条位单元线包括偶数个位单元时，所述第(2i-1)位单元和所述第(2i)位单元构成位单元对，或者当所述至少一条位单元线包括奇数个位单元时，所述第(2i-1)位单元和所述第(2i)位单元、或所述第(2i)位单元和所述第(2i+1)位单元中的至少一者构成位单元对，并且其中，所述位单元对的第一位单元的第一mtj元件或第二mtj元件中的至少一个、以及所述位单元对的第二位单元的第一mtj元件或第二mtj元件中的一个被配置为编程有彼此互补的电阻值。18.一种电子系统，包括：处理设备，基于磁隧道结mtj元件；处理单元，被配置为控制所述处理设备的操作；存储器单元，被配置为存储要在所述处理设备的操作中使用的程序、数据和命令中的至少一个；传感器模块，被配置为收集信息；和通信模块，被配置为与外部设备通信，其中，所述处理设备包括基底，有源层，在所述基底上，所述有源层包括多个开关元件，至少两个金属分布层，在所述有源层上，所述至少两个金属分布层包括第一上金属层和第二上金属层，mtj元件层，在所述第一上金属层和所述第二上金属层之间，和至少一条位单元线，所述至少一条位单元线上的多个位单元彼此串联连接，其中，所述多个位单元中的每一个包括第一mtj元件，在所述mtj元件层上，第二mtj元件，在所述mtj元件层上并并联连接到所述第一mtj元件，第一开关元件，在所述有源层中并串联连接到所述第一mtj元件，和第二开关元件，在所述有源层中并串联连接到所述第二mtj元件，所述第一mtj元件和所述第二mtj元件被编程有彼此互补的电阻值，所述第一开关元件和所述第二开关元件被配置为彼此互补地开关，并且分别向所述第一mtj元件和所述第二mtj元件施加电流或电压
中的至少一个，并且在所述至少一条位单元线上，两个相邻的位单元以镜像结构彼此串联连接，所述镜像结构包括所述第一开关元件和所述第二开关元件的第一镜像，和所述第一mtj元件和所述第二mtj元件的第二镜像，并且在所述至少一条位单元线的一个方向上，所述第一镜像和所述第二镜像在两个相邻的位单元之间交替重复。19.根据权利要求18所述的电子系统，其中所述至少一条位单元线的第(2i-1)位单元以所述第二镜像串联连接到所述至少一条位单元线的第(2i)位单元，其中i代表自然数，并且所述至少一条位单元线的第(2i)位单元以所述第一镜像串联连接到所述至少一条位单元线的第(2i+1)位单元，当所述至少一条位单元线包括偶数个位单元时，所述第(2i-1)位单元和所述第(2i)位单元构成位单元对，或者当所述至少一条位单元线包括奇数个位单元时，所述第(2i-1)位单元和所述第(2i)位单元、或所述第(2i)位单元和所述第(2i+1)位单元构成位单元对，并且所述至少一个位单元对的第一位单元的第一mtj元件或第二mtj元件中的至少一个、以及所述至少一个位单元对的第二位单元的第一mtj元件或第二mtj元件中的一个被编程有彼此互补的电阻值。20.根据权利要求18所述的电子系统，其中所述至少一条位单元线包括多条位单元线，所述多个位单元中的每一个被配置为执行xnor操作，所述多条位单元线中的每一条被配置为执行乘法累加mac操作，所述多条位单元线构成二维位单元阵列类型的神经网络，并且在所述第一上金属层和所述第二上金属层之间不存在通孔触点。

技术总结

提供了处理设备和包括该处理设备的电子系统，该处理设备由于位单元尺寸的减小而具有改善的模拟计算的可靠性和功耗效率以及高成本效率。该处理设备包括：至少一条位单元线，多个位单元在其上彼此串联连接，其中位单元中的每一个包括：第一磁隧道结(MTJ)元件；第二MTJ元件，并联连接到第一MTJ元件；第一开关元件，串联连接到第一MTJ元件；以及第二开关元件，串联连接到第二MTJ元件，并且其中在位单元线上，两个相邻的位单元以镜像结构彼此串联连接。两个相邻的位单元以镜像结构彼此串联连接。两个相邻的位单元以镜像结构彼此串联连接。