高压负荷电线的制作方法

1.本发明涉及电线领域，尤其涉及高压负荷电线。

背景技术：

2.搭载于环境应对车的ev,phev,hev用马达经常在施加非常高的电压的同时以高温状态使用，因此，高温时不发生部分放电的无放电设计很重要。然而，无放电设计需要正确地设计在逆变器(inverter)、马达内部发生的电涌(surge)电压并同时也对车辆行驶环境设想最坏情况，因此，绝缘皮膜设计难度极高。
3.根据上述课题，使用在允许放电的同时于电线绝缘皮膜(漆包线漆，enamel)中混入sio2(二氧化硅)，减轻由发生的放电带来的绝缘皮膜损坏的耐电涌(耐电晕)线。耐电涌线如上述记载，在绝缘皮膜内部混入sio2，但是却因此引起皮膜的可挠性恶化，电线加工時发生皮膜破裂，绝缘特性显著降低。
4.作为改善皮膜的可挠性的方法，研究采用了以下对策：对策一是在电线的最上表面覆盖皮膜伸长率优良的绝缘皮膜，然而该情况下的电线不具备耐电涌层，v-t特性随之劣化。对策二是减少绝缘皮膜内部混入的sio2使用量，可是这同样会导致v-t特性劣化。寻能兼顾可挠性和耐电涌性的绝缘皮膜构成，是本发明要解决的重要技术问题所在。

技术实现要素：

5.针对上述问题，本发明提供一种高压负荷电线。所述高压负荷电线使用即使二氧化硅使用量增加皮膜伸长率也难以降低的材料例如聚酰亚胺等，而且控制二氧化硅在耐电涌层中的均匀分散。在实验中意外发现，随着二氧化硅使用量的增加，高压负荷电线的耐电涌性提高，与此同时所述高压负荷电线的可挠性也并未发生明显的劣化。由此本发明所述的高压负荷电线同时实现了优异的可挠性和耐电涌性能。
6.所述高压负荷电线包括导体和位于导体附近的高密接层与耐电涌层的双层结构。所述双层结构为覆盖导体外周的高密接层和位于高密接层表面的耐电涌层。
7.较佳地，形成高密接层的高密接层用清漆包括聚酯酰亚胺清漆(ei)、聚酰胺酰亚胺清漆(ai)、聚酰亚胺清漆(pi)、聚酰胺清漆、聚乙烯醇缩甲醛清漆、聚氨酯清漆、聚酯清漆中的一种。
8.较佳地，所述高密接层的厚度为1-10μm。
9.较佳地，形成耐电涌层的耐电涌层用清漆包括基底清漆和占基底清漆15-35phr的二氧化硅。优选地，二氧化硅占基底清漆的20-35phr。
10.较佳地，所述二氧化硅的尺寸为10-30nm。
11.较佳地，所述耐电涌层的厚度为50-55μm。
12.较佳地，所述高压负荷电线不包括设置于耐电涌层表面的绝缘皮膜层。
13.较佳地，所述高压负荷电线的v-t破坏时间为400小时以上，优选为700小时以上。
附图说明
14.图1是现有对策和本发明技术方案的对比图；图2是v-t时间的评价试验图；图3是可挠性的评价试验图；图4是比较例1的绝缘电线结构图；图5是比较例2的绝缘电线结构图；图6是比较例3的绝缘电线结构图；图7是比较例4的绝缘电线结构图；图8是实施例1-8的绝缘电线结构图；图9的左图是引入粒子尺寸大的二氧化硅导致存在局部缺陷的示意图，右图是本发明纳米级二氧化硅均匀分散在耐电涌层用清漆中的示意图；图10是左图是比较例1的扫描电镜图，右图是实施例3的扫描电镜图。
具体实施方式
15.通过下述实施方式进一步说明本发明，应理解，下述实施方式仅用于说明本发明，而非限制本发明。以下示例性说明本发明所述高压负荷电线。
16.所述高压负荷电线包括导体和位于导体附近的高密接层与耐电涌层的双层结构。具体为覆盖导体外周的高密接层和位于高密接层表面的耐电涌层。
17.所述导体的尺寸和形状可以根据需求作出适应性变化。例如导体的截面形状可为扁长方形。所述导体的材料包括但不限于单质铜、单质铝等。
18.所述高密接层的作用是与导体保持紧密接触。高密接层用清漆包括但不限于聚酯酰亚胺清漆(ei)、聚酰胺酰亚胺清漆(ai)、聚酰亚胺清漆(pi)、聚酰胺清漆、聚乙烯醇缩甲醛清漆、聚氨酯清漆、聚酯清漆等。上述高密接层用清漆的来源不受限制，可以通过商业化的渠道购买得到，也可以通过自制的方式获得。一些实施方式中，高密接层用清漆的固含量为10～30wt％。清漆固含量过低时，皮膜的附着围裹会降低(皮膜不能均匀地被覆)，结果是v-t寿命恶化。清漆固含量过高，则清漆的寿命恶化，有可能引起清漆固化(凝胶化)，因此将10-30wt％作为合适范围。
19.一些技术方案中，所述高密接层的厚度为1-10μm。作为示例，所述高密接层的厚度为5μm。高密接层越薄，耐电涌层越厚，故而有利于v-t特性(产品寿命)。然而，由于电线通过涂布
→
烘烤工艺制造，所以难以极端薄膜化，因此从涂布数量和涂布间隙的适当值中设定1-10μm的范围。
20.耐电涌层用清漆包括基底清漆和占基底清漆15-35phr的二氧化硅。如果二氧化硅占基底清漆的比例低于15phr，则耐电涌层的v-t破坏时间下降，难以满足应用要求。如果二氧化硅占基底清漆的比例高于35phr，则可挠性变差，薄膜在加工过程中可能会破裂。优选地，二氧化硅占基底清漆的20-35phr。
21.现有技术在耐电涌层用清漆中使用的二氧化硅尺寸通常为1-10μm且该微米级二氧化硅含量通常在10phr左右，这样虽然能够保持微米级二氧化硅粒子的均匀分散，却会引起电线的耐电涌性能下降。进一步提高微米级二氧化硅的使用量，虽然电线的耐电涌性得以提高，可挠性却会由于二氧化硅粒度不均导致的应力集中而降低。由此，引入粒子尺寸大
的二氧化硅会存在局部产生缺陷的情况(出现局部不存在sio2的区域)，所以耐电涌性能不稳定。
22.现有技术中二氧化硅粒子尺寸过大，或者二氧化硅过于聚集，这使得如何获得优异的二氧化硅分散状态变得非常必要。即、在耐电涌(v-t寿命)中，sio2的分散状态极其重要。本发明优化耐电涌层用清漆中二氧化硅的尺寸，将10-30nm的纳米级二氧化硅均匀分散在耐电涌层用清漆中，使得耐电涌层中二氧化硅使用量明显增加，在维持电线可挠性的同时提高耐电涌性能。
23.具体地，将无机填料二氧化硅的尺寸缩小至纳米尺寸，以防止这些填料凝集的形式均匀地进行分散，从而改善由于二氧化硅分布不均而导致的应力集中现象。通过使用胶体二氧化硅，能够攻克上述课题。一些实施方式的聚酰亚胺清漆是通过在聚酰亚胺前驱体溶液中分散经三嗪系硅烷偶联剂表面改性的纳米二氧化硅而得到。三嗪系硅烷偶联剂是指分子中含有三嗪结构的硅烷偶联剂。
24.聚酰亚胺前驱体溶液包含聚酰亚胺前驱体和溶剂。所述溶剂没有特别限定，一般可为有机溶剂，例如可选自n,n-二甲基乙酰胺、n,n-二甲基甲酰胺、n-甲基吡咯烷酮、二甲苯中的至少一种。
25.聚酰亚胺前驱体包括衍生自二胺和二酸酐单体并能够转化成聚酰亚胺的任何聚酰亚胺前体材料，例如聚酰胺酸等。
26.二胺优选为芳族二胺，例如可举出苯二胺(ppd)、二氨基二苯醚(oda)、4,4'-二氨基-2,2'-二甲基联苯、4,4'-二氨基-3,3'-二甲基联苯、双(4-氨基苯基)硫醚、3,3'-二氨基二苯砜、1,4-双(4-氨基苯氧基)苯、1,3-双(3-氨基苯氧基)苯、2,2-双[4-(4-氨基苯氧基)]苯基]六氟丙烷、2,2-双(4-氨基苯基)六氟丙烷、9,9-双(4-氨基苯基)芴、2,2-双[4-(4-氨基苯氧基)苯基]丙烷、4,4'-双(4-氨基苯氧基)联苯、1,3-双(4-氨基苯氧基)苯、2,2'-双(三氟甲基)联苯胺等。这些二胺可以单独使用一种，也可以两种或者两种以上混合使用。
[0027]
二酸酐优选为芳族二酸酐，例如可举出均苯四甲酸二酸酐(pmda)、联苯四羧酸二酐(bpda)、3,3',4,4'-二苯甲酮四羧酸二酐、双环[2.2.2]辛-7-烯-2,3,5,6-四羧酸二酐、1,2,3,4-环戊烷四羧酸二酐、1,2,3,4-环丁烷四羧酸二酐、1,2,4,5-环己烷四羧酸二酐、3,3',4,4'-二苯基砜四羧酸二酐、4,4'-(六氟异亚丙基)二邻苯二甲酸酐、4,4'-(4,4'-异亚丙基二苯氧基)双邻苯二甲酸酐、4,4'-氧双邻苯二甲酸酐、双(1,3-二氧代-1,3-二氢异苯并呋喃)5-羧酸)-1,4-亚苯基酯等。这些二酸酐可以单独使用一种，也可以两种或者两种以上混合使用。
[0028]
胶体纳米二氧化硅(或称胶体二氧化硅、有机硅溶胶)是指纳米尺寸的二氧化硅(或称纳米二氧化硅)已分散于溶剂中的胶体。
[0029]
本实施方式中，使用的是胶体纳米二氧化硅，通过用硅烷偶联剂对其进行表面处理可以改善纳米二氧化硅与聚酰亚胺前驱体的亲和性，在胶体纳米二氧化硅与聚酰亚胺前驱体混合后、以及如下所述将聚酰亚胺清漆成膜后，二氧化硅颗粒仍能保持原来的粒径。也就是说，所得聚酰亚胺清漆中二氧化硅是以纳米尺寸分散。这样光不会散射，因而聚酰亚胺清漆呈透明。而且，聚酰亚胺清漆具有良好的保存稳定性。该聚酰亚胺清漆的涂膜具有良好的韧性。如果直接使用纳米二氧化硅粉体，则其会因团聚而成为二次、三次、四次粒子，即使用超声等手段也难以将其破碎。这样所得的聚酰亚胺清漆会很混浊且涂膜的韧性较差。而
且，使用的硅烷偶联剂是三嗪系硅烷偶联剂，与使用一般的硅烷偶联剂例如3-氨基丙基三乙氧基硅烷相比，可以改善聚酰亚胺皮膜与导体的密接性和耐磨性。其原因可能在于三嗪骨架中的n原子可以与导体例如铜导体形成配位键。
[0030]
胶体纳米二氧化硅中的纳米尺寸的二氧化硅在至少一个维度上的尺寸为纳米级，优选为在各维度上的尺寸均为纳米级。优选实施方式中，纳米二氧化硅在至少一个维度上的尺寸为5～100nm。这样可以在不损害所得的皮膜的强韧性的情况下赋予耐电涌性。
[0031]
胶体纳米二氧化硅中的溶剂为有机溶剂，例如可选自n,n-二甲基乙酰胺、n,n-二甲基甲酰胺、n-甲基吡咯烷酮、二甲苯中的至少一种。
[0032]
胶体纳米二氧化硅中二氧化硅的浓度可为5～40wt％。胶体二氧化硅可以自行制备，也可以购买。
[0033]
耐电涌层用清漆的基体树脂清漆采用聚酰亚胺清漆，好处是改善可挠性。一些实施方式中，耐电涌层用聚酰亚胺清漆的固含量为20-30wt％。耐电涌层用聚酰亚胺清漆固含量过低时，皮膜的附着围裹会降低(皮膜不能均匀地被覆)，结果是v-t寿命恶化。耐电涌层用清漆固含量过高，则清漆的寿命恶化，有可能引起清漆固化(凝胶化)，因此将20-30wt％作为合适范围。其中聚酰亚胺树脂的重均分子量可为10,000-100,000。聚酰亚胺树脂的重均分子量大于100,000，会导致清漆的粘度过高，使用性变差。聚酰亚胺树脂的重均分子量小于10,000，会导致皮膜的韧性降低。
[0034]
具体实施方式使用的聚酰亚胺清漆的二胺为oda，二酐为pmda和/或bpda。选择使用上述二胺和二酐的原因是其具有改性结构，可以提高耐水解性。pmda和bpda的比例可以根据需要作出适应性变化。为了改善可挠性，二胺和二酐的摩尔比优选为等摩尔比。
[0035]
所述耐电涌层的厚度为50-55μm。例如，耐电涌层的厚度为55μm。如果提高耐电涌层的厚度，则耐电涌性能提高，但由于槽(slot)内的导体占有率(占积率)降低，所以选定能用薄膜极力维持v-t寿命的厚度。
[0036]
作为优选的技术方案，耐电涌层和高密接层的厚度比例为5：1～55：1。具体实施方式中耐电涌层和高密接层的厚度比例为11:1。
[0037]
可以根据需要在清漆中加入热可塑剂。热可塑剂包括但不限于pps、peek、ptfe、pfa。热可塑剂的加入量为清漆的0.1-50phr。
[0038]
下面进一步例举实施例以详细说明本发明。同样应理解，以下实施例只用于对本发明进行进一步说明，不能理解为对本发明保护范围的限制，本领域的技术人员根据本发明的上述内容作出的一些非本质的改进和调整均属于本发明的保护范围。下述示例具体的工艺参数等也仅是合适范围中的一个示例，即本领域技术人员可以通过本文的说明做合适的范围内选择，而并非要限定于下文示例的具体数值。
[0039]
下述实施例和对比例中使用的pmda(1,2,4,5-均苯四甲酸二酐)购于东京化成工业株式会社，oda购于东京化成工业株式会社，bpda购于东京化成工业株式会社。
[0040]
清漆的制备
[0041]
制备商业名称ulmide-d28的pi清漆。将oda溶于nmp中搅拌1小时，然后加入pmda，保持pmda和oda的摩尔比为100:100，继续搅拌5小时，得到固含量28wt％的pi清漆。
[0042]
制备bpda70/pmda30/oda100的pi清漆。将oda溶于nmp中搅拌1小时，然后加入bpda和pmda，保持bpda：pmda：oda的摩尔比为70：30：100，继续搅拌5小时，得到固含量28wt％的
pi清漆。
[0043]
比较例1制备电线：将直径8mm的导体采用拉丝模具拉丝至直径达到4-5mm。拉丝模具的形状是厚度0.5-3.0mm、宽度0.5-6mm的平角形。将导体在500-800℃软化。在软化后的导体外周涂布高密接层用清漆ulmide-d28。将涂布高密接层用清漆的导体在入口温度为200-300℃、出口温度为400-600℃的加热炉内进行烘烤。重复上述涂布和烘烤，得到厚度为5μm的高密接层。然后在高密接层表面涂布绝缘皮膜用清漆。绝缘皮膜用清漆同样是ulmide-d28。所述绝缘皮膜用清漆中不包含二氧化硅。继续将涂布绝缘皮膜用清漆的导体在入口温度为200-300℃、出口温度为400-600℃的加热炉内进行烘烤。重复上述相同的涂布和烘烤，得到厚度为55μm的绝缘皮膜层。
[0044]
比较例2制备电线：将直径8mm的导体采用拉丝模具拉丝至直径达到4-5mm。拉丝模具的形状是厚度0.5-3.0mm、宽度0.5-6mm的平角形。将导体在500-800℃软化。在软化后的导体外周涂布高密接层用清漆ulmide-d28。将涂布高密接层用清漆的导体在入口温度为200-300℃、出口温度为400-600℃的加热炉内进行烘烤。重复上述涂布和烘烤，得到厚度为5μm的高密接层。然后在高密接层表面涂布耐电涌层用清漆。耐电涌层用清漆为surgetect-d25(20)，包括作为基础清漆的ulmide-d28清漆以及占基础清漆20phr的二氧化硅。二氧化硅的尺寸是1-10μm。继续将涂布耐电涌层用清漆的导体在入口温度为200-300℃、出口温度为400-600℃的加热炉内进行烘烤。重复上述相同的涂布和烘烤，得到厚度为55μm的耐电涌层。
[0045]
比较例3制备电线：将直径8mm的导体采用拉丝模具拉丝至直径达到4-5mm。拉丝模具的形状是厚度0.5-3.0mm、宽度0.5-6mm的平角形。将导体在500-800℃软化。在软化后的导体外周涂布高密接层用清漆ulmide-d28。将涂布高密接层用清漆的导体在入口温度为200-300℃、出口温度为400-600℃的加热炉内进行烘烤。重复上述涂布和烘烤，得到厚度为5μm的高密接层。然后在高密接层表面涂布耐电涌层用清漆。耐电涌层用清漆为surgetect-d25(20)，包括作为基础清漆的ulmide-d28清漆以及占基础清漆20phr的二氧化硅。二氧化硅的尺寸是1-10μm。继续将涂布耐电涌层用清漆的导体在入口温度为200-300℃、出口温度为400-600℃的加热炉内进行烘烤。重复上述相同的涂布和烘烤，得到厚度为40μm的耐电涌层。然后在耐电涌层表面涂布绝缘皮膜用清漆。绝缘皮膜用清漆同样是ulmide-d28。所述绝缘皮膜用清漆中不包含二氧化硅。继续将涂布绝缘皮膜用清漆的导体在入口温度为200-300℃、出口温度为400-600℃的加热炉内进行烘烤。重复上述相同的涂布和烘烤，得到厚度为15μm的绝缘皮膜层。
[0046]
比较例4和比较例2基本相同，区别仅在于：耐电涌层用清漆包括surgetect-d25(10)，包括作为基础清漆的ulmide-d28清漆以及占基础清漆10phr的二氧化硅。二氧化硅的尺寸是1-10μm。
[0047]
实施例1制备电线：将直径8mm的导体采用拉丝模具拉丝至直径达到4-5mm。拉丝模具的形
状是厚度0.5-3.0mm、宽度0.5-6mm的平角形。将导体在500-800℃软化。在软化后的导体外周涂布高密接层用清漆。高密接层用清漆是ulmide-d28d清漆。将涂布高密接层用清漆的导体在入口温度为200-300℃、出口温度为400-600℃的加热炉内进行烘烤。重复上述涂布和烘烤，得到厚度为5μm的高密接层。然后在高密接层表面涂布耐电涌层用清漆。耐电涌层用清漆为surgetect-d25(20)，包括作为基础清漆的ulmide-d28清漆以及占基础清漆20phr的二氧化硅。二氧化硅的尺寸是10-30nm。继续将涂布耐电涌层用清漆的导体在入口温度为200-300℃、出口温度为400-600℃的加热炉内进行烘烤。重复上述相同的涂布和烘烤，得到厚度为55μm的耐电涌层。
[0048]
实施例2和实施例1基本相同，区别仅在于：耐电涌层用清漆为surgetect-d25(15)，包括作为基础清漆的ulmide-d28清漆以及占基础清漆15phr的二氧化硅。二氧化硅的尺寸是10-30nm。
[0049]
实施例3和实施例1基本相同，区别仅在于：耐电涌层用清漆为surgetect-d25(25)，包括作为基础清漆的ulmide-d28清漆以及占基础清漆25phr的二氧化硅。二氧化硅的尺寸是10-30nm。
[0050]
实施例4和实施例1基本相同，区别仅在于：耐电涌层用清漆为surgetect-d25(20)，包括作为基础清漆的ulmide-d28清漆以及占基础清漆20phr的二氧化硅。二氧化硅的尺寸是10-30nm。
[0051]
实施例5和实施例1基本相同，区别仅在于：耐电涌层用清漆为surgetect-d25wh(20)，包括作为基础清漆的bpda70/pmda30/oda100清漆以及占基础清漆20phr的二氧化硅。二氧化硅的尺寸是10-30nm。
[0052]
实施例6和实施例1基本相同，区别仅在于：耐电涌层用清漆为surgetect-d25(30)，包括作为基础清漆的ulmide-d28清漆以及占基础清漆30phr的二氧化硅。二氧化硅的尺寸是10-30nm。
[0053]
实施例7和实施例1基本相同，区别仅在于：耐电涌层用清漆为surgetect-d25(32.5)，包括作为基础清漆的ulmide-d28清漆以及占基础清漆32.5phr的二氧化硅。二氧化硅的尺寸是10-30nm。
[0054]
实施例8和实施例1基本相同，区别仅在于：耐电涌层用清漆为surgetect-d25(35)，包括作为基础清漆的ulmide-d28清漆以及占基础清漆35phr的二氧化硅。二氧化硅的尺寸是10-30nm。表1
[0055]
v-t的测定：在25℃的测试环境温度下，以50khz的频率对皮膜施加1500vp的电压，皮膜烧失而短路电线发生断裂的时间为v-t破坏时间。电压为正弦波形。
[0056]
可挠性是表示皮膜韧性的指标，可挠性试验基于jis c3216-3 2011 5.1.1进行评价。从绕线筒(bobbin)将长度400mm以上的线切断，将其伸长10％。在切断的线400mm的中央部以r2.0mm、角度180℃进行扁绕弯曲。
[0057]
实施例1和比较例2相比，高压负荷电线的v-t破坏时间明显延长，这是由于皮膜内未发生破裂。在现有电线中，伴随着耐电涌用清漆的二氧化硅使用量的增加，电线的可挠性降低，耐电涌性提高。然而，参见表1可以发现，实施例3和实施例6-8相较于实施例1，高压负荷电线的v-t破坏时间得到进一步延长。本发明通过控制耐电涌用清漆的二氧化硅尺寸和均匀分散，在维持电线可挠性的同时，提高了耐电涌性能。

技术特征：

1.一种高压负荷电线，其特征在于，包括导体和位于导体附近的高密接层与耐电涌层的双层结构，所述双层结构为覆盖导体外周的高密接层和位于高密接层表面的耐电涌层。2.根据权利要求1所述的高压负荷电线，其特征在于，形成高密接层的高密接层用清漆包括聚酯酰亚胺清漆、聚酰胺酰亚胺清漆、聚酰亚胺清漆、聚酰胺清漆、聚乙烯醇缩甲醛清漆、聚氨酯清漆、聚酯清漆中的一种。3.根据权利要求1或2所述的高压负荷电线，其特征在于，所述高密接层的厚度为1-10μm。4.根据权利要求1至3中任一项所述的高压负荷电线，其特征在于，形成耐电涌层的耐电涌层用清漆包括基底清漆和占基底清漆15-35phr的二氧化硅。5.根据权利要求4所述的高压负荷电线，其特征在于，二氧化硅占基底清漆的20-35phr。6.根据权利要求4或5所述的高压负荷电线，其特征在于，所述二氧化硅的尺寸为10-30nm。7.根据权利要求1至6中任一项所述的高压负荷电线，其特征在于，所述耐电涌层的厚度为50-55μm。8.根据权利要求1至7中任一项所述的高压负荷电线，其特征在于，所述高压负荷电线不包括设置于耐电涌层表面的绝缘皮膜层。9.根据权利要求1至8中任一项所述的高压负荷电线，其特征在于，所述高压负荷电线的v-t破坏时间为400小时以上。10.根据权利要求9所述的高压负荷电线，其特征在于，所述高压负荷电线的v-t破坏时间为700小时以上。

技术总结

本发明公开一种高压负荷电线。所述高压负荷电线包括导体和位于导体附近的高密接层与耐电涌层的双层结构，所述双层结构为覆盖导体外周的高密接层和位于高密接层表面的耐电涌层。随着二氧化硅使用量的增加，高压负荷电线的耐电涌性提高，与此同时所述高压负荷电线的可挠性也并未发生明显的劣化。由此本发明所述的高压负荷电线同时实现了优异的可挠性和耐电涌性能。电涌性能。电涌性能。