王宝涛;亓夫军;褚建平
【摘 要】在各种高精度线阵CCD的应用中,对像元输出信号进行快速采样、存储是很重要的一部分内容.以高精度线阵CCD TCD1501D为例介绍了一种基于SOPC技术的线阵CCD数据采集与存储系统的实现方法.在Altera公司的Cyclone EP1C6Q240C8上实现了CCD的驱动电路和A/D采样控制电路,使用两个小容量的FIFO和DMA方法完成了A/D转换结果的快速存储.设计简单灵活、集成度高、占用CPU时间少. 【期刊名称】《现代电子技术》
【年(卷),期】2007(030)005
【总页数】4页(P169-171,174)
气瓶推车
【关键词】电荷耦合器件;数据采集与存储;DMA;FIFO视觉引导
线性排水沟尺寸【作 者】王宝涛;亓夫军;褚建平
【作者单位】中国海洋大学,山东,青岛,266071;中国海洋大学,山东,青岛,266071;中国海洋大学,山东,青岛,266071
【正文语种】中 文
【中图分类】TP33浆浆在线
1 引 言
CCD(Charge Coupled Devices,电荷耦合器件)是20世纪70年代初发展起来的新型半导体集成光电器件。他具有光电转换、信息存贮等功能，而且集成度高、动态范围大、线性好、信噪比高，在很多领域都得到广泛应用。CCD器件按形状可分为线阵CCD器件和面阵CCD器件。线阵CCD器件多用于扫描仪、光谱测量和尺寸测量系统；面阵CCD多用于摄像、图像处理、数据存储、机器人视觉等领域。
在各种高精度线阵CCD应用系统中，需要对像元输出信号进行快速采样、存储及数据处理。CCD典型工作频率是1 MHz，很容易到满足要求的A/D转换器，关键在于如何实现高速数据存储。若用单片机实现CCD 输出信号的高速数据传输及存储，则受指令执行时间
和CPU 时钟的限制，以致采样速率一般都不超过MHz级。通常采用硬件方法，将转换好的数据直接写入高速缓存，常见的高速缓存有：FIFO、双端口RAM 、高速静态随机存储器(SRAM) 。前两种器件要实现大容量存储的成本都比较高，SRAM应用较为广泛。
本文介绍了一种用SOPC(System On a Programmable Chip,可编程片上系统)技术实现的线阵CCD的数据采集和存储方法。SOPC是指用可编程逻辑技术把整个系统放到一块硅片上。他是一种特殊的嵌入式系统，以大容量的FPGA为载体，具备软硬件在系统可编程的功能。该方法在FPGA内部实现了CCD的驱动时序逻辑、A/D采样控制逻辑、定制了2个深度为128的FIFO以及Nios Ⅱ处理器。FIFO直接挂接到系统的Avalon总线上，2个FIFO以“乒乓”的方式接收A/D转换的结果，再使用DMA(Direct Memory Access,直接存储器访问)技术将FIFO中的数据转存到大容量存储器SDRAM中。下面以线阵CCD TCD1501D和高速A/D 转换器TLC876为例，详细介绍使用SOPC技术实现CCD数据采集存储的过程。
2 系统的硬件组成
2.1 线阵CCD器件
TCD1501D 器件是日本东芝公司生产的一种高灵敏度、低暗电流、宽动态范围的的二相线阵CCD图像传感器(5 000像元)，内置采样保持电路，可应用于测量及光谱分析等领域。
2.2 A/D转换器
TLC876是美国TI公司生产的一种新型10位高阻抗并行模数转换器件，转换速率为20 MSPS。TLC876以多级流水线结构原理设计而成，在每一个采样时钟的上升沿都启动一次采样，完成一次采样，但从模拟值采样到10位数字量输出有5个时钟周期的延迟。
2.3 SOPC硬件平台
除以上提到的CCD和A/D转换器之外，还需要搭建SOPC硬件平台。FPGA选用Altera公司的Cyclone EP1C6Q240C8。由于FPGA是易失性器件，软件程序和配置文件存储在外扩的FLASH存储器中。SDRAM用于存放正在执行的程序和数据，并兼做数据采集的二级缓存。
3 系统的总体设计
线阵CCD数据采集与存储系统的设计主要包括3部分：
(1) CCD驱动电路的设计，用于产生CCD驱动时序和视频信号处理控制时序。
(2) A/D采样控制电路的设计，负责控制A/D转换器对模拟信号进行采样，并将A/D的转换结果锁存。
(3) 数据的存储设计是系统的关键部分，该部分采取两个FIFO“乒乓”接收A/D转换的结果，用DMA方式将数据导入大容量数据存储器SDRAM中。
3.1 CCD驱动电路设计
TCD1501D的工作时序如图1所示：他包含有转移脉冲SH，复位脉冲RS和钳位脉冲CP，两相时钟信号Φ1,Φ2，采样保持脉冲SP，输出OS信号(主信号输出)和DOS信号(补偿信号输出)。正常工作时先输出64个哑元信号，然后连续输出 S1～S5 000有效象素单元信号。第S5 000信号输出后，再输出12个哑元信号，以后便是空驱动。在相邻两个SH之间的时间即为实际的积分时间，因此至少要有5 076个脉宽时间。 SH是使MOS电容中的信号电荷转移到移位寄存器中的转移栅控制脉冲，转移脉冲SH的下降沿对应于CCD有效视频输出的开始。RS，CP，SP均为脉冲占空比为1∶3、典型频率为
1 MHz的方波。时钟脉冲Φ1,Φ2的典型频率为0.5 MHz，相位相差180°。为避免MOS电容中的信号电荷包向上下两列模拟移位寄存器的电极转移不完全的情况，要求Φ1,Φ2在并行转移时有一个大于SH=1持续时间的宽脉冲。
该部分电路采用原理图法和VHDL语言混合编程实现的。如图2所示：2个D触发器构成一个环形计数器，CLK为4 MHz的时钟脉冲，经分频输出四个1 MHz方波脉冲，将两路经或非门输出，即可形成RS脉冲。同理可得CP和SP脉冲。Q1 脉冲送至另一片D触发器经二分频产生0.5 MHz占空比为1∶1的时钟脉冲基频信号F_BASE。由于该器件是两列并行传输，所以在一个周期内至少要有2 538个时钟脉冲。counter是一个12位二进制加法计数器，当计数值至少大于2 538(计数值由光积分时间决定)，产生移位脉冲SH和cout宽脉冲。cout宽脉冲和时钟脉冲基频信号F_BASE做“或”运算就得到Φ1信号(在图2中用FAI1表示)。计数器counter采用VHDL语言设计，用这种语言可以很容易地实现各种要求的时序。
图1 TCD1501D的驱动时序
图2 TCD150D的驱动时序产生电路
3.2 A/D采样控制电路设计
TLC876是以流水线的工作方法进行工作的，他在每一个采样周期都启动一次采样，完成一次采样。每次启动采样是在CLK的上升沿进行，采样结果经过5个周期延迟后输出。TLC876的最高采样率可以达到20 Mb/s，完全满足CCD (1 MHz) 的工作要求。设计时用图2中的 AD_CLK信号作为他的同步时钟。 AD_CLK由采样脉冲SP和使能信号EN相“与”得到，EN为高电平时，采样控制电路工作。TLC876的使用方法非常简单，在此不作详细介绍。
3.3 数据存储设计
该部分的设计框图如图3所示。TCD1501D的像元数目较多，一次采集的数据量大约10 kB，EP1C6Q240C8内部没有足够的逻辑单元去构建一个如此大的缓存区，因此采用2个深度为128的FIFO轮流接收，然后用DMA方式将FIFO中的数据导入大容量数据存储区SDRAM中。FIFO起一级缓存的作用，SDRAM相当于二级缓存。
图3 数据存储设计框图
图4所示是2个FIFO“乒乓”接收数据的原理图，当FIFO的wrreq即写请求为高电平时，该FIF
O处于写状态。任何一个FIFO“满”都会使图4中的T触发器的输出电平反转，从而使数据的写操作自动切换到另一片FIFO。
图4 FIFO“乒乓”方式原理图
为了方便读取FIFO中的数据，将2个FIFO作为Nios Ⅱ的从设备直接挂接在系统的Avalon总线上，这样一来系统就可以像访问寄存器一样访问FIFO。Avalon总线对于外设是不可见的，需通过用户逻辑接口(Interface to user logic)将Avalon总线的信号引出，FIFO才能够连接到Avalon总线上。对FIFO从设备的读操作只涉及到Avalon总线的以下几个信号：clk(时钟信号)、read(读信号)和readdata(读数据信号)。
DMA控制器是SOPC Builder内建的IP核库中的IP核，通过Avalon总线和Nios Ⅱ CPU相连。一个DMA控制器具有3个Avalon总线接口：Avalon读主端口、Avalon写主端口和Avalon从端口。2个主端口都用于DMA传输，可以直接对Avalon总线进行操作；从端口用于Nios Ⅱ对DMA相关控制寄存器的读写，如设置DMA的工作方式、读主控端开始地址、写主控端开始地址、传输的数据长度等。因为FIFO作为从设备挂在Avalon总线上，
所以DMA可以直接读取FIFO中的数据。启动DMA控制器即可实现从FIFO到SDRAM存储器之间的数据传输。
2个FIFO的数据“满”信号分别连接到带有中断功能PIO口。当其中一个FIFO数据满时，系统将自动切换到另一个FIFO，同时产生中断，启动DMA，将已经满的FIFO中的数据保存到SDRAM中。
syk-214
4 结 语
本文提出了一种基于SOPC技术的线阵CCD数据采集和存储系统的实现方法。使用高速A/D转换器、2个小容量的FIFO和SOPC Builder开发组件中的DMA模块完成了数据采集和存储功能，实现方法简单，能够进行数据的连续采集存储。该方法占用CPU时间短，使CPU有更多时间进行后续的数据处理工作。该系统在Altera公司的Cyclone FPGA实现，具有开发周期短、集成度高等特点。软硬件均采用编程实现，设计灵活，容易修改，在实际应用中收到很好的效果。
参 考 文 献新型广告媒介
[1] 潘松,黄继业,曾毓.SOPC 技术实用教程[M].北京:清华大学出版社,2005.
[2] 于长胜,周永勤.基于CPLD的高速采集系统设计[J].应用科技,2006,33(4):13-15.
[3] 杨博雄,张晓华,傅辉清.线阵CCD数据的高速采集与存储[J].大地测量与地球动力学,2004,24(2):124-127.
[4] 常丹华.基于CPLD技术的CCD驱动时序产生方法[J].仪表技术与传感器,2001(3):26-28.
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议