首页 > 专利学习

用于存储器装置的链路评估的制作方法

用于存储器装置的链路评估
1.交叉参考
2.本专利申请案主张由巴尔布(balb)等人在2020年12月14日申请的标题为“用于存储器装置的链路评估(link evaluation for a memory device)”的第17/121,314号美国专利申请案及由巴尔布(balb)等人在2019年12月19日申请的标题为“用于存储器装置的链路评估(link evaluation for a memory device)”的第62/950,851号美国临时专利申请案的优先权；所述申请案中的每一者转让给受让人且其中每一者以其全文引用方式明确并入。

背景技术：

3.下文大体上涉及一或多个存储器系统，且更明确来说，涉及用于存储器装置的链路评估。
4.存储器装置广泛用于存储例如计算机、无线通信装置、相机、车辆、数字显示器及类似物的各种电子装置中的信息。信息通过将存储器装置内的存储器单元编程到各种状态来存储。举例来说，二进制存储器单元可被编程到通常由逻辑1或逻辑0表示的两种支持状态中的一者。在一些实例中，单个存储器单元可支持多于两种状态，其中任一者可被存储。为了存取经存储信息，组件可读取或感测存储器装置中的至少一种存储状态。为了存储信息，组件可写入或编程存储器装置中的状态。
5.存在各种类型的存储器装置及存储器单元，其包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器、相变存储器(pcm)、自选择存储器、硫属化物存储器技术及其它。存储器单元可为易失性或非易失性的。非易失性存储器(例如feram)可长时间保存其存储的逻辑状态，即使缺乏外部电源。易失性存储器装置(例如dram)会在与外部电源断开时丢失其存储的状态。
附图说明
6.图1说明根据本文中公开的实例的支持用于存储器装置的链路评估的系统的实例。
7.图2说明根据本文中公开的实例的支持用于存储器装置的链路评估的存储器裸片的实例。
8.图3说明根据本文中公开的实例的支持用于存储器装置的链路评估的存储器系统的实例。
9.图4说明根据本文中公开的实例的支持用于存储器装置的链路评估的眼图的实例。
10.图5说明根据本文中公开的实例的支持用于存储器装置的链路评估的过程流程的实例。
11.图6展示根据本文中公开的实例的支持用于存储器装置的链路评估的存储器装置
的框图。
12.图7展示根据本文中公开的实例的支持用于存储器装置的链路评估的主机装置的框图。
13.图8到11展示说明根据本文中公开的实例的支持用于存储器装置的链路评估的一或若干方法的流程图。
具体实施方式
14.在一些情况中，存储器装置可从主机装置接收数据。主机装置可经由通信通道传输数据。数据可作为可在存储器装置处取样的信号传输。存储器装置可通过在单位间隔(符号周期)期间测量信号的电压电平以确定信号在单位间隔期间的逻辑状态(例如逻辑
‘0’
或逻辑
‘1’
)来对信号进行取样。单位间隔可具有由与经测量信号的传输相关联的时钟定义的持续时间(例如，单位间隔可具有等于时钟的一个周期(循环)或半个周期(循环)的的持续时间，取决于使用单倍数据速率(sdr)还是双倍数据速率(ddr)信令)。
15.为了在单位间隔期间对信号进行取样时区分不同电压电平，存储器装置处的取样器可在单位间隔内的一时间比较经测量电压电平与参考电压。取样时间及参考电压可对应于时域及电压域中的参考点(例如，其中时域对应于用于取样的持续时间，其可与单位间隔对准或否则基于单位间隔)且电压域对应于信号或通道的电压摆动(例如轨间差))，其中可针对存储器装置确定或配置参考点。取样器可在用于对信号进行取样的参考点落于数据
‘
眼’内时准确确定信号的逻辑状态，数据
‘
眼’可指代对应于信号中的不同逻辑状态的信号迹线之间的空间。数据眼可包含时间的相关联宽度(例如持续时间)及电压电平之间的相关联开口(例如高度、差)。可有益地在数据眼的中心对信号进行取样以最大化取样器准确确定信号在单位间隔期间的逻辑状态的可能性。数据眼的中心可指代对应于参考电压的参考点(其在与第一逻辑状态(例如逻辑
‘1’
)相关联的高电压电平与第二逻辑状态(例如逻辑
‘0’
)相关联的低电压电平之间的中点)及在数据眼的中点的取样时间。
16.在一些实例中，即使存储器装置及主机装置经由通道交换数据而无相关传输或取样误差，通道也会劣化(例如，取样器的参考点与数据眼的边缘之间的界限(分割、缓冲区)可在时域、电压域或两者中缩减，且因此通道的误差界限会劣化)。举例来说，经由通道(且因此数据眼)的信令的电压转变(例如，上升或下降边缘)可在相对于通道的取样周期的开始及结束更早或更晚时间移位(且因此在时域内)。另外或替代地，经由通道(且因此数据眼)的信令的电压电平(例如最大或最小电压电平)可增大或减小电压(且因此在电压域内)。
17.在不同于数据眼的中心的参考点处对信号进行取样会提高不正确解码(解译)所接收信号且因此不正确确定编码到信令中的信息(例如数据误差)的可能性，尤其在数据眼的中心与参考点之间的时间或电压差很显著(例如，高于阈值)时。在一些系统及装置中，当检测到误差时，主机装置或存储器装置可尝试重新校准通道。举例来说，主机装置可在传输到存储器装置之前调整参考时钟(或否则调整通道的时钟信号的时序)或重新校准信令(例如，增大或减小信号路径中的延迟或与信令的驱动器相关联的电压电平)，或存储器装置可调整所接收数据的取样程序(例如，调整相关联参考点)。然而，此类技术是反应性的。为了主动避免误差，可有益地在误差或额外误差发生之前确定通道的状态(例如误差界限、质
量、稳健性)。举例来说，可有益地确定与经配置参考点相关联的误差界限(例如用于经由通道对信令进行取样的参考点与用于信令的数据眼之间的时域、电压域或两者中的距离)。
18.本文中描述可使存储器装置或主机装置能够确定与存储器装置与主机装置之间的通道相关联的误差界限的技术。存储器装置可经由通道从主机装置接收包含逻辑值序列的信令。存储器装置可在时域及电压域中的一或多个参考点处对信令进行取样以获得候选逻辑值序列。举例来说，存储器装置可使用在时域中较早及较晚、在电压域中较高或较低或两者的参考点来确定信令是否在经调整参考点处准确解码。
19.在一些实例中，存储器装置可比较候选序列与序列以确定误差界限。举例来说，如果存储器装置能够使用相对于用于解码例如用户数据(其可称为理想、默认或操作参考点)的操作信息的参考点电压或时间移位的经调整参考点来正确解码序列(且因此候选序列匹配序列)，那么通道的误差界限可被确定为至少时域或电压域与经调整参考点与理想参考点之间的差一样大。另外或替代地，存储器装置可向主机装置传输由存储器装置解码的候选序列，且主机装置可比较候选序列与由主机装置传输的序列以确定误差界限。基于误差界限，主机装置可采取校正或缓解措施，例如指示存储器装置校准取样器(例如，调整由取样器使用的参考点)以改进来自主机装置的后续数据传输的取样。
20.首先在参考图1及2描述的存储器系统及裸片的上下文中描述本公开的特征。接着在参考图3到5描述的存储器系统及眼图及过程流程的上下文中描述本公开的特征。进一步通过与参考图6到11描述的用于存储器装置的链路评估相关的设备图及流程图说明且参考所述设备图及流程图描述本公开的这些及其它特征。
21.图1说明根据本文中公开的实例的利用一或多个存储器装置的系统100的实例。系统100可包含主机装置105、存储器装置110及耦合主机装置105与存储器装置110的多个通道115。系统100可包含一或多个存储器装置110，但可在单个存储器装置(例如存储器装置110)的上下文中描述一或多个存储器装置110的方面。
22.系统100可包含例如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统的电子装置的部分。举例来说，系统100可说明计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接装置、车辆控制器或类似物的方面。存储器装置110可为可操作以存储系统100的一或多个其它组件的数据的系统的组件。
23.系统100的至少部分可为主机装置105的实例。主机装置105可为使用存储器执行过程的装置内的处理器或其它电路系统的实例，例如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接装置或一些其它固定式或便携式电子装置及其它实例内。在一些实例中，主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可称为主机或主机装置105。
24.存储器装置110可为可操作以提供可由系统100使用或引用的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可配置以与一或多种不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可操作以支持以下中的一或多者：调制信号的调制方案、用于传送信号的各种引脚配置、主机装置105及存储器装置110的物理封装的各种外型尺寸、主机装置105与存储器装置110之间的时钟信令及同步、时序约定或其它因素。
25.存储器装置110可操作以存储主机装置105的组件的数据。在一些实例中，存储器装置110可用作主机装置105的从式装置(例如，响应及执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。
26.主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(bios)组件130或例如一或多个外围组件或一或多个输入/输出控制器的其它组件中的一或多者。主机装置的组件可使用总线135来彼此耦合。
27.处理器125可操作以提供系统100的至少部分或主机装置105的至少部分的控制或其它功能性。处理器125可为通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或这些组件的组合。在此类实例中，处理器125可为中央处理单元(cpu)、图形处理单元(gpu)、通用gpu(gpgpu)或芯片上系统(soc)的实例及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或可为处理器125的部分。
28.bios组件130可为包含操作为固件的bios的软件组件，其可初始化及运行系统100或主机装置105的各种硬件组件。bios组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。bios组件130可包含存储于只读存储器(rom)、快闪存储器或其它非易失性存储器中的一或多者中的程序或软件。
29.在一些实例中，系统100或主机装置105可包含i/o控制器。i/o控制器可管理处理器125与外围组件、输入装置或输出装置之间的数据通信。i/o控制器可管理未集成到系统100或主机装置105中或未与系统100或主机装置105集成的外围设备。在一些实例中，i/o控制器可表示到外部外围组件的物理连接或端口。
30.在一些实例中，系统100或主机装置105可包含输入组件、输出组件或两者。输入组件可表示在系统100外部将信息、信号或数据提供到系统100或其组件的装置或信号。在一些实例中，且输入组件可包含用户接口或对接其它装置或介接于其它装置之间。在一些实例中，输入组件可为经由一或多个外围组件对接系统100的外围设备，或可由i/o控制器管理。输出组件可表示在系统100外部可操作以从系统100或其组件中的任何者接收输出的装置或信号。输出组件的实例可包含显示器、音频扬声器、打印装置、印刷电路板上的另一处理器及其它。在一些实例中，输出可为经由一或多个外围组件对接系统100的外围设备，或可由i/o控制器管理。在一些实例中，系统100可包含主机装置105的i/o控制器与存储器装置110的i/o控制器之间的通道。
31.存储器装置110可包含支持期望容量或指定容量用于数据存储的装置存储器控制器155及一或多个存储器裸片160(例如存储器芯片)。每一存储器裸片160可包含本地存储器控制器165(例如本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-n)及存储器阵列170(例如存储器阵列170-a、存储器阵列170-b、存储器阵列170-n)。存储器阵列170可为存储器单元集合(例如一或多个网格、一或多个存储体、一或多个片块、一或多个区段)，其中每一存储器单元可操作以存储至少一个数据位。包含两个或更多个存储器裸片的存储器装置110可称为多裸片存储器或多裸片封装或多芯片存储器或多芯片封装。
32.装置存储器控制器155可包含可操作以控制存储器装置110的操作的电路、逻辑或
组件。装置存储器控制器155可包含使存储器装置110能够执行各种操作的硬件、固件或指令，且可操作以接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可操作以与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可控制本文中结合存储器裸片160的本地存储器控制器165描述的存储器装置110的操作。在一些实例中，装置存储器控制器155可包含存储器装置110的i/o控制器或与存储器装置110的i/o控制器耦合。
33.在一些实例中，存储器装置110可从主机装置105接收数据或命令或两者。举例来说，存储器装置110可接收指示存储器装置110将存储主机装置105的数据的写入命令或指示存储器装置110将提供存储于存储器裸片160中的数据到主机装置105的读取命令。
34.本地存储器控制器165(例如，在存储器裸片160本地)可操作以控制存储器裸片160的操作。在一些实例中，本地存储器控制器165可操作以与装置存储器控制器155通信(例如，接收或传输数据或命令或两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器120可执行本文中描述的各种功能。因而，本地存储器控制器165可操作以与装置存储器控制器155通信、与其它本地存储器控制器165通信或直接与外部存储器控制器120、或处理器125或其组合通信。可包含于装置存储器控制器155或本地存储器控制器165或两者中的组件的实例可包含用于接收信号(例如，来自外部存储器控制器120)的接收器、用于传输信号(例如，到外部存储器控制器120)的传输器、用于解码或解调所接收信号的解码器、用于编码或调制待传输信号的编码器或可操作以支持装置存储器控制器155或本地存储器控制器165或两者的所描述操作的各种其它电路或控制器。
35.外部存储器控制器120可操作以能够在系统100或主机装置105的组件(例如处理器125)与存储器装置110之间传送信息、数据或命令中的一或多者。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或系统100或主机装置105的其它组件或本文中描述的其功能可由处理器125实施。举例来说，外部存储器控制器120可为由处理器125或系统100或主机装置105的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120被描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文中描述的其功能可由存储器装置110的一或多个组件(例如装置存储器控制器155、本地存储器控制器165)实施，或反之亦然。
36.主机装置105的组件可使用一或多个通道115与存储器装置110交换信息。通道115可操作以支持外部存储器控制器120与存储器装置110之间的通信。每一通道115可为在主机装置105与存储器装置之间载送信息的传输媒体的实例。每一通道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如导体)。信号路径可为可操作以载送信号的导电路径的实例。举例来说，通道115可包含第一端子，其包含主机装置105处的一或多个引脚或垫及存储器装置110处的一或多个引脚或垫。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可操作以用作通道的部分。
37.通道115(及相关联信号路径及端子)可专用于传送一或多种类型的信息。举例来说，通道115可包含一或多个命令及地址(ca)通道186、一或多个时钟信号(ck)通道188、一或多个数据(dq)通道190、一或多个其它通道192或其组合。在一些实例中，信息可使用sdr
信令或ddr信令经由通道115传送。在sdr信令中，可针对每一时钟循环(例如，在时钟信号的上升或下降边缘上)记录信号的一个调制符号(例如信号电平)。在ddr信令中，可针对每一时钟循环(例如，在时钟信号的上升边缘及下降边缘两者上)记录信号的两个调制符号(例如信号电平)。
38.在一些实例中，通道115可包含一或多个命令及地址(ca)通道186。ca通道186可操作以在主机装置105与存储器装置110之间传送命令，包含与命令相关联的控制信息(例如地址信息)。举例来说，ca通道186可包含读取命令及期望数据的地址。在一些实例中，ca通道186可包含任何数目个信号路径来解码地址或命令数据中的一或多者(例如8或9个信号路径)。
39.在一些实例中，通道115可包含一或多个时钟信号通道188(例如ck通道)。时钟信号通道188可操作以在主机装置105与存储器装置110之间传送一或多个时钟信号。每一时钟信号可操作以在高状态与低状态之间振荡且可支持主机装置105与存储器装置110之间的协调(例如时间协调)。在一些实例中，时钟信号可为单端的。在一些实例中，时钟信号可为存储器装置110的命令及寻址操作或存储器装置110的其它全系统操作提供时序参考。举例来说，经由其它通道115(例如ca通道186、dq通道190)接收的信号可基于系统时钟信号的边缘取样。时钟信号因此可称为控制时钟信号、命令时钟信号或系统时钟信号。系统时钟信号可由系统时钟产生，系统时钟可包含一或多个硬件组件(例如振荡器、晶体、逻辑门、晶体管)。
40.在一些实例中，通道115可包含一或多个数据(dq)通道190。数据通道190可操作以在主机装置105与存储器装置110之间传送数据或控制信息中的一或多者。举例来说，数据通道190可传送写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。
41.通道115可包含可由存储器装置110处的取样器取样的信令。取样器可通过在单位间隔期间测量信号的电压电平以确定信号在单位间隔期间的逻辑状态(例如逻辑
‘0’
或逻辑
‘1’
)来对信令进行取样。单位间隔可由与经测量信号的传输相关联的时钟定义(例如，单位间隔可横跨时钟的上升或下降边缘在其期间发生的持续时间)。取样器可在取样时间比较经测量电压电平与参考电压，其中参考电压及取样时间可对应于时域及电压域中的参考点。
42.在一些情况中，存储器装置110可经由经评估通道115从主机装置105接收包含逻辑值序列的信令。逻辑值序列可被预配置或否则包括存储器装置110先验已知的逻辑值。存储器装置110可在时域及电压域中的一或多个参考点处对信令进行取样以获得候选逻辑值序列。在一些情况中，存储器装置110可包含多个取样器以在多个参考点同时对信令进行取样。在其它情况中，主机装置105可重复传输序列，且存储器装置110可使用相同取样器但在不同(经重新配置)参考点对序列的每一例子进行取样。针对由存储器装置110确定的每一候选序列，存储器装置110可比较候选序列与序列以确定误差界限。另外或替代地，存储器装置110可将候选序列传输到主机装置105，且主机装置105可比较候选序列与所传输序列以确定误差界限。基于误差界限，主机装置105可指示存储器装置110校准取样器或可采取其它校正措施来改进来自主机装置105的后续数据传输的取样。
43.通道115可各自包含任何数量的信号路径(包含单个信号路径)。在一些实例中，通道115可包含多个个别信号路径。举例来说，通道可为x4(例如，包含4个信号路径)、x8(例
如，包含8个信号路径)、x16(例如，包含16个信号路径)等。
44.在一些实例中，一或多个其它通道192可包含一或多个误差检测码(edc)通道。edc通道可操作以传送例如校验和的误差检测信号来提高系统可靠性。edc通道可包含任何数量的信号路径。
45.经由通道115传送的信号可使用一或多种不同调制方案进行调制。在一些实例中，二进制符号(或二进制级)调制方案可用于调制在主机装置105与存储器装置110之间传送的信号。二进制符号调制方案可为m进制调制方案的实例，其中m等于2。二进制符号调制方案的每一符号可操作以表示一个数字数据位(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含(但不限于)不归零制(nrz)、单极编码、双极编码、曼彻斯特(manchester)编码、具有两个符号的脉冲振幅调制(pam)(例如pam2)及/或其它。
46.在一些实例中，多符号(或多级)调制方案可用于调制在主机装置105与存储器装置110之间传送的信号。多符号调制方案可为m进制调制方案的实例，其中m大于或等于3。多符号调制方案的每一符号可操作以表示多于一个数字数据位(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含(但不限于)pam3、pam4、pam8等、正交振幅调制(qam)、正交相移键控(qpsk)及/或其它。多符号信号(例如pam3信号或pam4信号)可为使用包含编码多于一个信息位的至少三个级的调制方案调制的信号。多符号调制方案及符号可替代地称为非二进制、多位或更高阶调制方案及符号。
47.图2说明根据本文中公开的实例的存储器裸片200的实例。存储器裸片200可为参考图1描述的存储器裸片160的实例。在一些实例中，存储器裸片200可称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，其各自可编程以存储不同逻辑状态(例如一组两种或更多种可能状态中的经编程者)。举例来说，存储器单元205可操作以一次存储一个信息位(例如逻辑0或逻辑1)。在一些实例中，存储器单元205(例如多级存储器单元)可操作以一次存储多于一个信息位(例如逻辑00、逻辑01、逻辑10、逻辑11)。
48.存储器单元205可将表示可编程状态的电荷存储于电容器中。dram架构可包含电容器，其包含存储表示可编程状态的电荷的电介质材料。在其它存储器架构中，其它存储装置及组件是可能的。举例来说，可采用非线性电介质材料。存储器单元205可包含逻辑存储组件，例如电容器230及开关组件235。电容器230可为电介质电容器或铁电电容器的实例。电容器230的节点可与电压源240耦合，电压源240可为单元板参考电压(例如vpl)或可接地(例如vss)。
49.存储器裸片200可包含以例如网格状图案的图案布置的一或多个存取线(例如一或多个字线210及一或多个数字线215)。存取线可为与存储器单元205耦合的导电线且可用于对存储器单元205执行存取操作。在一些实例中，字线210可称为行线。在一些实例中，数字线215可称为列线或位线。在不失理解或操作的情况下，所参考的存取线、行线、列线、字线、数字线或位线或其类似物可互换。存储器单元205可经定位于字线210与数字线215的相交点处。
50.例如读取及写入的操作可通过激活或选择例如字线210或数字线215中的一或多者的存取线来对存储器单元205执行。通过加偏压于字线210及数字线215(例如，将电压施加到字线210或数字线215)，可在其相交点处存取单个存储器单元205。二维或三维配置中
字线210与数字线215的相交点可称为存储器单元205的地址。
51.存取存储器单元205可通过行解码器220或列解码器225控制。举例来说，行解码器220可从本地存储器控制器260接收行地址且基于所接收行地址激活字线210。列解码器225可从本地存储器控制器260接收列地址且可基于所接收列地址激活数字线215。
52.选择或取消选择存储器单元205可通过使用字线210激活或取消激活开关组件235来实现。电容器230可使用开关组件235与数字线215耦合。举例来说，电容器230可在开关组件235被取消激活时与数字线215隔离，且电容器230可在开关组件235被激活时与数字线215耦合。
53.感测组件245可操作以检测存储于存储器单元205的电容器230上的状态(例如电荷)及基于所存储状态确定存储器单元205的逻辑状态。感测组件245可包含一或多个感测放大器以放大或否则转换由存取存储器单元205引起的信号。感测组件245可比较从存储器单元205检测到的信号与参考250(例如参考电压)。存储器单元205的检测到的逻辑状态可被提供为感测组件245的输出(例如，到输入/输出255)，且可向包含存储器裸片200的存储器装置的另一组件指示检测到的逻辑状态。
54.本地存储器控制器260可通过各种组件(例如行解码器220、列解码器225、感测组件245)控制存储器单元205的存取。本地存储器控制器260可为参考图1描述的本地存储器控制器165的实例。在一些实例中，行解码器220、列解码器225及感测组件245中的一或多者可与本地存储器控制器260共同定位。本地存储器控制器260可操作以从一或多个不同存储器控制器(例如与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多者、将命令或数据(或两者)转译成可由存储器裸片200使用的信息、对存储器裸片200执行一或多个操作及基于执行一或多个操作来将数据从存储器裸片200传送到主机装置105。本地存储器控制器260可产生行信号及列地址信号来激活目标字线210及目标数字线215。本地存储器控制器260还可产生及控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文中论述的经施加电压或电流的振幅、形状或持续时间可改变且可针对在操作存储器裸片200时论述的各种操作有所不同。
55.在一些实例中，本地存储器控制器260可包含一或多个取样器或与一或多个取样器耦合，取样器各自可操作以对经由通道115接收的信令进行取样以便识别在信令中编码的命令、数据或其它信息。本地存储器控制器260可经配置以通过确定与主机装置105与存储器裸片200之间的通道相关联的误差界限来支持链路评估。取样器可对包含从主机装置105接收的逻辑值序列的信令进行取样且借此获得候选逻辑值序列。在一些实例中，本地存储器控制器260可比较候选序列与序列以确定误差界限。另外或替代地，本地存储器控制器260可将候选序列传输到主机装置105，且主机装置105可比较候选序列与序列以确定误差界限。基于误差界限，主机装置105可指示本地存储器控制器260校准取样器以改进来自主机装置105的后续数据传输的取样。
56.本地存储器控制器260可操作以对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作及其它。本地存储器控制器260可操作以执行此处未列出的其它存取操作或与存储器裸片200的操作相关的不与存取存储器单元205直接相关的其它操作。
57.本地存储器控制器260可操作以对存储器裸片200的一或多个存储器单元205执行
写入操作(例如编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储期望逻辑状态。本地存储器控制器260可识别将对其执行写入操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205耦合的目标字线210及目标数字线215(例如目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210及目标数字线215(例如，将电压施加到字线210或数字线215)以存取目标存储器单元205。本地存储器控制器260可在写入操作期间将特定信号(例如写入脉冲)施加到数字线215以将特定状态(例如电荷)存储于存储器单元205的电容器230中。用作写入操作的部分的脉冲可包含一持续时间内的一或多个电压电平。
58.本地存储器控制器260可操作以对存储器裸片200的一或多个存储器单元205执行读取操作(例如感测操作)。在读取操作期间，可确定存储于存储器裸片200的存储器单元205中的逻辑状态。本地存储器控制器260可识别将对其执行读取操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205耦合的目标字线210及目标数字线215(例如目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210及目标数字线215(例如，将电压施加到字线210或数字线215)以存取目标存储器单元205。目标存储器单元205可响应于加偏压于存取线而将信号传送到感测组件245。感测组件245可放大信号。本地存储器控制器260可激活感测组件245(例如，锁存感测组件)且借此比较从存储器单元205接收的信号与参考250。基于所述比较，感测组件245可确定存储于存储器单元205上的逻辑状态。
59.图3说明根据本文中公开的实例的支持链路评估的存储器系统300的实例。存储器系统300可包含主机装置305及存储器装置310，其可为参考图1描述的对应装置的实例。
60.主机装置305的组件可使用一或多个通道115与存储器装置310交换信息，通道315可为上述通道115的实例。举例来说，主机装置305的i/o组件320可经由通道315-a向存储器装置310的i/o组件325传输指令(命令)。举例来说，通道315-a可为参考图1描述的ca通道186。另外，通道315-b可操作以支持主机装置305处的存储器控制器335与存储器装置110之间的通信。通道315-b可在主机装置305与存储器装置310之间传送数据信息。举例来说，通道315-b可为参考图1描述的dq通道190且传送写入到存储器装置310的信息(例如，双向地)或从存储器装置310读取的信息。
61.存储器装置310可经由通道315-b从主机装置305接收包含(经编码有)逻辑值的信令。在一些实例中，存储器装置310可基于在i/o组件325处接收的指令识别逻辑值(例如写入到存储器阵列的数据或用于评估通道315-b的条件的测试序列)的目的。为了确定经编码逻辑值，存储器装置310可使用取样器340在时域及电压域中的一或多个参考点处对通道315-b上的信令进行取样。取样器340可基于信令的类型(例如sdr或ddr信令)在时钟信号345的上升边缘及下降边缘中的一或两者上对信令进行取样。如图3中说明，取样器340可在时间355在时钟信号345的上升边缘上对信令进行取样。
62.在时间355，取样器340可测量信令的电压电平及比较经测量电压电平与参考电压以确定在时间355的逻辑值(例如逻辑
‘0’
或逻辑
‘1’
)。在正常操作期间(例如，当解码用于存储到存储器装置310的数据或由主机装置305发出的命令时，经由通道315-b的时间355及信令可经配置使得信令在单位间隔的中间(或先前对应于数据眼的中间的另一参考点)附近取样以便在确定信令的逻辑状态时避免误差。类似地，参考电压可经配置使得参考电压
在对应于第一逻辑值的第一电压电平与对应于第二逻辑值的第二电压电平之间的中点。时间355及参考电压可共同包括由取样器使用的参考点，且在正常操作期间使用的参考点可称为默认、理想或操作参考点。
63.基于取样，与取样器340及i/o组件325耦合的存储器装置310的存储器控制器330或其它组件(例如行或列解码器)可获得逻辑值，即，取样器340可输出由主机装置305编码于经取样信令中的逻辑值。尽管图3的实例中展示一个取样器340，但在一些实例中，如参考图4及本文中别处方进一步描述，存储器装置310可包含多个取样器340以在多个参考点同时对信令进行取样。
64.图4说明根据本文中公开的实例的支持链路评估的眼图400的实例。眼图400可描绘来自对应于每一单位间隔(或其它取样周期，其可替代地称为样本周期)的持续时间的时域内的不同单位间隔的叠加数据传输且可说明参考图1到3描述的系统100、存储器裸片200及存储器系统300的方面的行为或操作。因此，眼图400说明可跨任何数目个单位间隔发生的行为及操作。
65.例如，眼图400可指示信号质量且可表示可编码到信号中的不同可能逻辑值(例如逻辑
‘0’
或逻辑
‘1’
)。每一逻辑值可由不同电压振幅(例如电压电平405-a及405-b)表示。眼图400可提供信号的健康及完整性的视觉指示。在本实例中，眼图400说明可理想地经由数据通道传送的两个相异电压电平405(例如第一电压电平405-a及第二电压电平405-b)。在一些实例中，眼图400可表示可用于传送存储器装置(例如参考图1描述的存储器装置110)中的数据的二进制级信号(例如nrz信号)。另外，由眼图400表示的二进制级信令可对应于经由无终端传输线的数据传输。例如，nrz信令可经由没有有源终端的通道传输。尽管眼图400可表示根据包含两个电压电平405的方案调制的信号(例如二进制级信号)，但应理解，本文中的原理及技术可扩展到使用任何数目个电压电平的调制方案。
66.眼图400可横跨样本周期410(例如单位间隔或位周期)。样本周期410可基于与经测量信号的传输相关联的时钟定义(例如，样本周期410可横跨时钟的一个循环或周期)。眼图400可展示信号在彼此叠加以形成迹线415的数个样本周期410期间的电压电平。噪声及其它因素可导致迹线415偏离一组理想阶跃函数。通过叠加多个迹线415，可说明关于经测量信号的各种特性。举例来说，眼图400可说明通信信号的不同特性，例如抖动、串扰、失真、电磁干扰(emi)、信号损失、信噪比(snr)、其它特性或其组合。闭眼可指示嘈杂及/或不可预测信号。
67.眼图400的
‘
眼’可指代迹线415之间的空间且可包含宽度(例如宽度420)及开口(例如开口430)。关于眼图400，随着信号朝向电压电平405-a及405-b中的一者收敛，缺乏迹线415的电压电平405-a与405-b之间的区域可因此称为眼图400的眼。各种编码及解码技术可用于修改经测量信号的宽度420。
68.为了在解码信号时间区分不同电压电平405，相应参考电压440可定位于与迹线415相关联的不同理想电压电平405之间。电压电平405-b(最大预期或理想最大电压)与电压电平405-a(最小预期或理想最小电压)之间的差可称为信号的电压摆动。参考电压440-a可与电压电平405-b及电压电平405-a等距，且因此可表示对应于数据眼的中心的理想参考电压的实例。当解码用户数据(用于存储于存储器阵列中的数据)或命令时，由迹线415表示的信号可在取样时间425与参考电压440-a比较。举例来说，取样时间425-a可在样本周期
410的中间附近发生，其可对应于数据眼的时间中心。时域及电压域(例如对应于取样周期410的其时域及对应于电压摆动的其电压域)内的参考点435可表示参考电压440及取样时间425的组合。举例来说，参考点435-a可表示在取样时间425-a对应于数据眼的中心且因此对应于参考电压440-a的理想参考点435。
69.参考点435离数据眼的边缘越近，在解码由数据眼表示的信号时越可能发生误差。在操作中，用于经由通道的信令的数据眼可例如由于交叉耦合、噪声、不稳定电压及类似物而变化。举例来说，如果意味着传达与第一电压电平405-a相关联的逻辑值的信号高于在取样时间425发生时由取样器340使用的参考电压440，那么可因此检测到误差(例如不正确值)。因此，即使预期与第一电压电平405-a相关联的逻辑值，接收器也可确定与第二电压电平405-b相关联的逻辑值被发信。
70.如本文中描述，为了避免或缓解传输或解码误差(例如，降低传输或解码误差的可能性或发生率)，装置(例如参考图1描述的存储器装置110或主机装置105)可确定与由取样器340使用的操作参考点435相关联的误差界限(例如缓冲区、在时域或电压域中与数据眼图400的边缘的间隔)。存储器装置可经由通道从主机装置接收包含逻辑值序列的信令(其可称为包含测试逻辑值序列的测试信令)。在一些实例中，存储器装置可在每一样本周期410中在经调整参考点435对信令进行取样以确定误差界限。存储器装置可通过调整参考电压440或调整取样时间425来调整参考点435。举例来说，存储器装置可调整用于取样器的相位内插器，或存储器装置可调整取样时钟的信号路径中的延迟量。实例经调整参考点435可包含参考点435-b、435-c、435-d及435-e。参考点435-b可对应于取样时间425-b及参考电压440-c，参考点435-c可对应于取样时间425-c及参考电压440-c，参考点435-d可对应于取样时间425-c及参考电压440-b，且参考点435-e可对应于取样时间425-b及参考电压440-b。通过在经调整参考点435对测试信令进行取样及确定通过此取样确定的逻辑值是否匹配用于测试信令的预期(例如先前指示、预配置或原本已知)逻辑值，存储器装置可确定与经由其接收测试信令的通道相关联的误差界限。
71.在第一实例中，存储器装置可确定在参考点435-d对由眼图400表示的信令进行取样。即，在由信令横跨的每一样本周期410中，存储器装置可在取样时间425-c对信令进行取样且比较信号与参考电压440-b以确定对应于样本周期410的逻辑值。存储器装置可在连续取样周期410期间的参考点435-d对信令进行取样以便确定候选逻辑值序列。在一些实例中，存储器装置可比较候选序列与预期逻辑值序列。另外或替代地，存储器装置可将候选序列传输到主机装置，且主机装置可比较候选序列与预期序列。
72.在图4中说明的实例中，参考点435-d在眼图400的数据眼内，且因此候选逻辑值序列可匹配预期逻辑值序列。基于比较，存储器装置(或主机装置)可确定载送信令的通道的误差界限。误差界限可被确定为在参考点435-a与参考点435-d之间至少与时域中的差及电压域中的差一样大。举例来说，时域中的差可对应于取样时间425-a与取样时间425-c之间的差，且电压域中的差可对应于参考电压440-a与参考电压440-b之间的差。在参考点435-d的实例中，误差界限可包含时域中的负差及电压域中的正差。
73.在第二实例中，存储器装置可确定在参考点435-b对由眼图400表示的信令进行取样。即，在由信令横跨的每一样本周期410中，存储器装置可在取样时间425-b对信令进行取样且比较信号与参考电压440-c以确定对应于样本周期410的逻辑值。存储器装置可在连续
取样周期410期间的参考点435-b对信令进行取样以便确定候选逻辑值序列。候选序列可与预期序列比较。
74.在图4中说明的实例中，参考点435-b在眼图400的数据眼外，且因此可基于比较在候选逻辑值序列中检测到一或多个误差(例如不正确解码值、失配)。举例来说，由迹线415-a表示的逻辑值(例如逻辑
‘0’
)可被不正确检测为由迹线415-b表示的逻辑值(例如逻辑
‘1’
)。基于序列的比较，误差界限可被确定为在参考点435-a与参考点435-b之间小于时域中的差及电压域中的差。举例来说，时域中的差可对应于取样时间425-a与取样时间425-b之间的差，且电压域中的差可对应于参考电压440-a与参考电压440-c之间的差。在参考点435-b的实例中，误差界限可包含时域中的正差及电压域中的负差。
75.在一些实例中，存储器装置可包含多个取样器，其可使存储器装置能够在每一样本周期410中的多个参考点435对信令进行取样。举例来说，除在参考点435-a对信号进行取样之外，存储器装置可另外在第一及第二实例中描述的经调整参考点435-d及435-b以及经调整参考点435-a及435-c对信号进行取样。另外或替代地，主机装置可传输包含逻辑值序列的多个重复(即，测试信令的多个例子)的信令，且存储器装置可在每一重复期间的不同参考点435对信令进行取样。基于在多个参考点435对信令进行取样，通道的误差界限可用时域及电压域中的每一者中的正差及负差确定。应理解，存储器装置可在任何数目个经调整参考点435(未展示)对信令进行取样以获得误差界限在任何期望粒度下及在任何数目个方向及域中的估计。
76.存储器装置或主机装置可确定误差界限是否超过阈值(例如，一或多个方向及域中的误差界限是否超过相应阈值)。如果误差界限超过阈值，那么误差界限可被确定为通道的操作可容忍。如果误差界限没有超过阈值(例如，如果不同方向及阈值中的误差界限的某阈值数(例如1)低于其相应阈值)，那么存储器装置或主机装置可确定采取步骤来改进通道上的通信。举例来说，存储器装置或主机装置可确定针对存储器装置处的一或多个取样器启动重新校准程序以改进来自主机装置的后续数据传输的取样。
77.图5说明根据本文中公开的实例的支持链路评估的过程流程500的实例。在一些实例中，过程流程500可说明参考图1到3描述的系统100、存储器裸片200及存储器系统300的方面的实施方案。举例来说，过程流程500可包含与主机装置505及存储器装置510(其可为参考图1到3描述的对应装置的实例)中的一或多者相关联的实例传输或操作。在过程流程500的下文描述中，主机装置505与存储器装置510之间的传输可依不同于所展示的实例顺序的顺序传输，或由主机装置505及存储器装置510执行的操作可依不同顺序或在不同时间执行。一些传输或操作也可从过程流程500省略，且其它传输或操作可添加到过程流程500。由主机装置505及存储器装置510执行的传输及操作可支持改进存储器装置510操作且在一些实例中，可促进存储器装置510可靠性提高以及其它益处。
78.在515，主机装置505及存储器装置510可交换命令及数据。命令及数据可经由一或多个通道(例如参考图1描述的通道115)交换。命令及数据可对应于存储器装置510处的读取或写入操作。举例来说，主机装置505可向存储器装置510传输对应于读取或写入操作的信令。存储器装置510可对信令进行取样(例如，使用取样器)以确定逻辑值(例如逻辑
‘0’
或逻辑
‘1’
)。举例来说，在信令的单位间隔内，存储器装置可在取样(参考)时间测量信令的电压电平及比较经测量电压电平与参考电压以确定与单位间隔相关联的逻辑值。取样时间可
经配置使得信令在单位间隔的中间附近取样以便在确定信令的逻辑值时避免误差。类似地，参考电压可经配置使得参考电压在对应于第一逻辑值的第一电压电平与对应于第二逻辑值的第二电压电平之间的中点。
79.在520，主机装置505可向存储器装置510传输启动链路评估的命令。命令可经由ca通道或另一通道传输。在一些实例中，命令可为用于存储器装置510的自动刷新命令。举例来说，在自动刷新命令之后的时间周期期间，存储器装置510可刷新存储器装置510处的存储器阵列内的存储器单元，同时对主机装置505与存储器装置510之间的一或多个通道执行链路评估。
80.在一些实例中，命令可指示或包含将传输到存储器装置510作为链路评估的部分的逻辑值序列。在其它实例中，逻辑值序列可在存储器装置510处预配置(例如标准化)或先前已发信到存储器装置510。
81.在一些实例中，命令可指示存储器装置将激活一或多个取样器来执行链路评估。在其它实例中，存储器装置可使用一个取样器执行链路评估，且逻辑值序列可传输一次或不止一次(其中使用不同参考点一个接一个地对序列的不同例子进行取样)。
82.在525，主机装置505可向存储器装置510传输包含逻辑值序列的信令(例如测试信令)。在一些实例中，存储器装置510可基于在520接收的命令识别在525的信令。举例来说，存储器装置510可基于命令与信令之间的时序关系识别信令。逻辑值序列可包含用于执行链路评估的测试序列。逻辑值序列可传输一或多次。
83.在530，存储器装置510可对信令进行取样以针对逻辑值序列的每一例子确定对应候选逻辑值序列。存储器装置510可使用一或多个参考点对信令进行取样，例如使用一或多个取样器。在一些实例中，多个参考点可被同时取样，或存储器装置510可在不同参考点对逻辑值序列的不同重复进行取样以确定多个候选序列。
84.在一些实例中，在535，存储器装置510可比较一或多个候选序列与逻辑值序列以确定误差界限(或多个误差界限，其各自对应于相应方向及域)。举例来说，存储器装置510可比较在多个参考点检测到的值中的每一者与对应预期值。在一些实例中，存储器装置510可基于阈值对误差界限作出通过或未通过确定。举例来说，如果误差界限高于阈值，那么存储器装置510可确定误差界限是可接受的，或如果误差界限低于阈值，那么存储器装置510可确定误差界限是不可接受的。在一些情况中，阈值可等于经调整参考点与理想参考点之间的差(例如，在方向及域中)，且因此基于经调整参考点的候选序列与预期序列的之间的任何失配可指示误差界限低于阈值。替代地，阈值可小于经调整参考点与理想参考点之间的差(例如，在方向及域中)。在一些情况中，阈值可对应于参考点的经估计可变性。举例来说，基于改变与取样器或信号相关联的条件，参考点可在不同取样周期中不同(例如，使用不同参考电压、不同取样时间或两者)。如果误差界限高于阈值，那么存储器装置510可成功接收数据，没有由参考点的可变性引起的误差。
85.在一些实例中，存储器装置510可基于取样确定多个误差界限(例如，在多个域、方向或两者中)。举例来说，存储器装置510可确定与取样时间相关联的误差界限高于时间阈值，但与参考电压相关联的误差界限低于电压阈值。在一些实例中，存储器装置510可基于经确定误差界限确定调整取样时间及参考电压中的一或两者。存储器装置510可通过启动与一或多个取样器相关联的重新校准程序来执行经确定调整。
86.在540，存储器装置510可基于对信号进行取样来向主机装置505传输反馈。在一些实例中，反馈可包含由取样器确定的一或多个候选序列以支持由主机装置505比较。另外或替代地，反馈可基于存储器装置510比较一或多个候选序列与逻辑值序列。举例来说，反馈可包含一或多个误差界限或其是否超高一或多个相关阈值的指示、对取样时间及参考电压中的一或两者的经确定调整的指示、经启动重新校准程序的指示、重新校准程序的结果的指示或其组合。
87.在一些实例中，在545，主机装置505可基于来自存储器装置510的反馈比较一或多个候选序列与逻辑值序列。在一些实例中，主机装置505可基于比较序列来确定误差界限。举例来说，主机装置505可基于逻辑值序列比较在单位间隔中的多个参考点检测到的值与预期值。在一些实例中，主机装置505可基于阈值对误差界限作出通过或未通过确定。举例来说，如果误差界限高于阈值，那么主机装置505可确定误差界限是可接受的，或如果误差界限低于阈值，那么主机装置505可确定误差界限是不可接受的。
88.在一些实例中，主机装置505可基于所接收候选序列确定多个误差界限(例如，在多个域、方向或两者中)。举例来说，主机装置505可确定与取样时间相关联的误差界限高于时间阈值，但与参考电压相关联的误差界限低于电压阈值。在一些实例中，主机装置505可基于经确定误差界限确定调整取样时间及参考电压中的一或两者。主机装置505可确定通过启动与一或多个取样器相关联的重新校准程序来执行经确定调整。
89.在一些实例中，在550，主机装置505可向存储器装置510传输额外信令。在一些实例中，信令可包含启动重新校准程序以执行经确定调整的命令或指令。另外或替代地，信令可包含经确定调整的指示或存储器装置510处的取样器的新默认参考点。在一些实例中，信令可包含与由存储器装置510执行的经确定调整相关联的确认或批准消息。
90.由主机装置505及存储器装置510执行的操作因此可支持改进数据处理操作且在一些实例中，可促进存储器装置510可靠性提高以及其它益处。虽然过程流程的操作参考数据通道进行描述，但操作可经执行以支持对任何通道115进行链路检查。另外，由主机装置505及存储器装置510执行的作用及相关联操作可反转。举例来说，存储器装置510可向主机装置505传输包含逻辑值序列的信令，且主机装置505可对信令进行取样以确定候选序列且识别误差界限。
91.图6展示根据本文中公开的实例的支持链路评估的存储器装置605的框图600。存储器装置605可为参考图1到3及5描述的存储器装置的方面的实例。存储器装置605可包含接收组件610、取样组件615、命令识别组件620及序列比较组件625。这些模块中的每一者可彼此直接或间接通信(例如，经由一或多个总线)。
92.接收组件610可经由通道接收与存储于存储器装置处的数据相关联的第一信令。在一些实例中，接收组件610可经由通道接收与逻辑值序列相关联的第二信令。在一些实例中，接收组件610可在接收第二信令之前从主机装置接收逻辑值序列的指示。
93.取样组件615可基于时域及电压域内的第一参考点对第一信令进行取样以获得数据。在一些实例中，取样组件615可基于时域及电压域内的第二参考点对第二信令进行取样以获得候选逻辑值序列。在一些实例中，取样组件615可基于第一参考点对第二信令进行取样以获得逻辑值序列。
94.在一些实例中，取样组件615可基于时域及电压域中的第三参考点对第二信令进
行取样以获得第二候选逻辑值序列，其中第三信令是基于第二候选序列与逻辑值序列的比较。在一些实例中，取样组件615可基于第三参考点对第二信令进行取样，发生于基于第二参考点对第二信令进行取样之后。在一些实例中，取样组件615可基于第三参考点对第二信令进行取样，与基于第二参考点对第二信令进行取样同时发生。
95.在一些实例中，取样组件615可调整由包含于存储器装置中的取样器使用的时间或电压参考，其中调整是在对第一信令进行取样之后且在对第二信令进行取样之前，且其中第二参考点对应于经调整时间或电压参考。在一些实例中，取样组件615可在对第一信令进行取样之后激活包含于存储器装置中的第二取样器，其中包含于存储器装置中的第一取样器可操作以使用第一参考点且第二取样器可操作以使用第二参考点。
96.在一些实例中，取样组件615可基于比较确定通道的误差界限是不足的。在一些实例中，基于确定误差界限不足来校准取样器，其中第三信令包含校准的指示。在一些情况中，第二参考点在时域内早于或晚于第一参考点。在一些情况中，第二参考点在电压域内处于比第一参考点更高或更低的电压。
97.命令识别组件620可基于由存储器装置接收的命令将第二信令识别为与逻辑值序列相关联。在一些实例中，命令识别组件620可将第二信令识别为与逻辑值序列相关联，基于所接收命令与所接收第二信令之间的时序关系。在一些实例中，命令识别组件620可在存储器装置处接收校准通道的取样器的命令。在一些情况中，命令包含自动刷新命令。
98.序列比较组件625可由存储器装置基于候选逻辑值序列与逻辑值序列的比较传输第三信令。在一些实例中，序列比较组件625可确定候选序列与序列之间的匹配。在一些实例中，序列比较组件625可基于匹配确定通道的误差界限大于或等于第二参考点与第一参考点之间的差。在一些实例中，序列比较组件625可确定候选序列与序列之间的失配。在一些实例中，序列比较组件625可基于失配确定通道的误差界限小于第二参考点与第一参考点之间的差。
99.图7展示根据本文中公开的实例的支持链路评估的主机装置705的框图700。主机装置705可为参考图[[xx到yy]]描述的主机装置的方面的实例。主机装置705可包含反馈组件710、指令组件715、命令信令组件720及通道条件组件725。这些模块中的每一者可彼此直接或间接通信(例如，经由一或多个总线)。
[0100]
反馈组件710可基于与逻辑值序列相关联的信令从存储器装置接收反馈。在一些实例中，反馈组件710可比较误差界限与阈值。在一些情况中，反馈包含误差界限是否低于阈值的指示。
[0101]
指令组件715可基于反馈向存储器装置传输指令。
[0102]
命令信令组件720可向存储器装置传输指示信令与逻辑值序列相关联的命令。
[0103]
通道条件组件725可经由通道向存储器装置传输与逻辑值序列相关联的信令，其中信令支持通道的条件的确定。在一些实例中，通道条件组件725可比较候选序列与序列。在一些实例中，通道条件组件725可基于比较确定条件。在一些情况中，条件包含通道在时域或电压域中的至少一者中的误差界限。
[0104]
图8展示说明根据本文中公开的实例的支持链路评估的一或若干方法800的流程图。方法800的操作可由本文中描述的存储器装置或其组件实施。举例来说，方法800的操作可由参考图6描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令以控制存
储器装置的功能元件执行所描述功能。另外或替代地，存储器装置可使用专用硬件执行所描述功能的方面。
[0105]
在805，存储器装置可经由通道接收与存储于存储器装置处的数据相关联的第一信令。操作805可根据本文中描述的方法执行。在一些实例中，操作805的方面可由参考图6描述的接收组件执行。
[0106]
在810，存储器装置可基于时域及电压域内的第一参考点对第一信令进行取样以获得数据。操作810可根据本文中描述的方法执行。在一些实例中，操作810的方面可由参考图6描述的取样组件执行。
[0107]
在815，存储器装置可经由通道接收与逻辑值序列相关联的第二信令。操作815可根据本文中描述的方法执行。在一些实例中，操作815的方面可由参考图6描述的接收组件执行。
[0108]
在820，存储器装置可基于时域及电压域内的第二参考点对第二信令进行取样以获得候选逻辑值序列。操作820可根据本文中描述的方法执行。在一些实例中，操作820的方面可由参考图6描述的取样组件执行。
[0109]
在825，存储器装置可基于候选逻辑值序列与逻辑值序列的比较传输第三信令。操作825可根据本文中描述的方法执行。在一些实例中，操作825的方面可由参考图6描述的序列比较组件执行。
[0110]
在一些实例中，本文中描述的设备可执行一或若干方法，例如方法800。设备可包含用于以下的特征、构件或指令(例如存储可由处理器执行的指令的非暂时性计算机可读媒体)：经由通道接收与存储于存储器装置处的数据相关联的第一信令；基于时域及电压域内的第一参考点对第一信令进行取样以获得数据；在存储器装置处经由通道接收与逻辑值序列相关联的第二信令；基于时域及电压域内的第二参考点对第二信令进行取样以获得候选逻辑值序列；及由存储器装置基于候选逻辑值序列与逻辑值序列的比较传输第三信令。
[0111]
本文中描述的方法800及设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：确定候选序列与序列之间的匹配；及基于匹配确定通道的误差界限可大于或等于第二参考点与第一参考点之间的差。
[0112]
本文中描述的方法800及设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：确定候选序列与序列之间的失配；及基于失配确定通道的误差界限可小于第二参考点与第一参考点之间的差。
[0113]
本文中描述的方法800及设备的一些实例可进一步包含用于基于由存储器装置接收的命令将第二信令识别为与逻辑值序列相关联的操作、特征、构件或指令。
[0114]
本文中描述的方法800及设备的一些实例可进一步包含用于将第二信令识别为与逻辑值序列相关联的操作、特征、构件或指令，可基于所接收命令与所接收第二信令之间的时序关系。
[0115]
在本文中描述的方法800及设备的一些实例中，命令包含自动刷新命令。
[0116]
在本文中描述的方法800及设备的一些实例中，第二参考点在时域内可早于或晚于第一参考点。
[0117]
在本文中描述的方法800及设备的一些实例中，第二参考点在电压域内可处于比第一参考点更高或更低的电压。
[0118]
本文中描述的方法800及设备的一些实例可进一步包含用于在接收第二信令之前从主机装置接收逻辑值序列的指示的操作、特征、构件或指令。
[0119]
本文中描述的方法800及设备的一些实例可进一步包含用于基于第一参考点对第二信令进行取样以获得逻辑值序列的操作、特征、构件或指令。
[0120]
本文中描述的方法800及设备的一些实例可进一步包含用于基于时域及电压域中的第三参考点对第二信令进行取样以获得第二候选逻辑值序列的操作、特征、构件或指令，其中第三信令可基于第二候选序列与逻辑值序列的比较。
[0121]
本文中描述的方法800及设备的一些实例可进一步包含用于基于第三参考点对第二信令进行取样的操作、特征、构件或指令，发生于基于第二参考点对第二信令进行取样之后。
[0122]
本文中描述的方法800及设备的一些实例可进一步包含用于基于第三参考点对第二信令进行取样的操作、特征、构件或指令，与基于第二参考点对第二信令进行取样同时发生。
[0123]
本文中描述的方法800及设备的一些实例可进一步包含用于调整由包含于存储器装置中的取样器使用的时间或电压参考的操作、特征、构件或指令，其中调整可在对第一信令进行取样之后且在对第二信令进行取样之前，且其中第二参考点对应于经调整时间或电压参考。
[0124]
本文中描述的方法800及设备的一些实例可进一步包含用于在对第一信令进行取样之后激活包含于存储器装置中的第二取样器的操作、特征、构件或指令，其中包含于存储器装置中的第一取样器可操作以使用第一参考点且第二取样器可操作以使用第二参考点。
[0125]
在本文中描述的方法800及设备的一些实例中，第三信令可包含用于在存储器装置处接收校准通道的取样器的命令的操作、特征、构件或指令。
[0126]
本文中描述的方法800及设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：基于比较确定通道的误差界限可为不足的；及基于确定误差界限可为不足来校准取样器，其中第三信令包含校准的指示。
[0127]
图9展示说明根据本文中公开的实例的支持链路评估的一或若干方法900的流程图。方法900的操作可由本文中描述的存储器装置或其组件实施。举例来说，方法900的操作可由参考图6描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令以控制存储器装置的功能元件执行所描述功能。另外或替代地，存储器装置可使用专用硬件执行所描述功能的方面。
[0128]
在905，存储器装置可经由通道接收与存储于存储器装置处的数据相关联的第一信令。操作905可根据本文中描述的方法执行。在一些实例中，操作905的方面可由参考图6描述的接收组件执行。
[0129]
在910，存储器装置可基于时域及电压域内的第一参考点对第一信令进行取样以获得数据。操作910可根据本文中描述的方法执行。在一些实例中，操作910的方面可由参考图6描述的取样组件执行。
[0130]
在915，存储器装置可调整由包含于存储器装置中的取样器使用的时间或电压参考。操作915可根据本文中描述的方法执行。在一些实例中，操作915的方面可由参考图6描述的取样组件执行。
[0131]
在920，存储器装置可经由通道接收与逻辑值序列相关联的第二信令。操作920可根据本文中描述的方法执行。在一些实例中，操作920的方面可由参考图6描述的接收组件执行。
[0132]
在925，存储器装置可基于时域及电压域内的第二参考点对第二信令进行取样以获得候选逻辑值序列，其中第二参考点对应于经调整时间或电压参考。操作925可根据本文中描述的方法执行。在一些实例中，操作925的方面可由参考图6描述的取样组件执行。
[0133]
在930，存储器装置可基于候选逻辑值序列与逻辑值序列的比较传输第三信令。操作930可根据本文中描述的方法执行。在一些实例中，操作930的方面可由参考图6描述的序列比较组件执行。
[0134]
图10展示说明根据本文中公开的实例的支持链路评估的一或若干方法1000的流程图。方法1000的操作可由本文中描述的存储器装置或其组件实施。举例来说，方法1000的操作可由参考图6描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令以控制存储器装置的功能元件执行所描述功能。另外或替代地，存储器装置可使用专用硬件执行所描述功能的方面。
[0135]
在1005，存储器装置可经由通道接收与存储于存储器装置处的数据相关联的第一信令。操作1005可根据本文中描述的方法执行。在一些实例中，操作1005的方面可由参考图6描述的接收组件执行。
[0136]
在1010，存储器装置可基于时域及电压域内的第一参考点对第一信令进行取样以获得数据，其中包含于存储器装置中的第一取样器可操作以使用第一参考点。操作1010可根据本文中描述的方法执行。在一些实例中，操作1010的方面可由参考图6描述的取样组件执行。
[0137]
在1015，存储器装置可激活包含于存储器装置中的第二取样器。操作1015可根据本文中描述的方法执行。在一些实例中，操作1015的方面可由参考图6描述的取样组件执行。
[0138]
在1020，存储器装置可经由通道接收与逻辑值序列相关联的第二信令。操作1020可根据本文中描述的方法执行。在一些实例中，操作1020的方面可由参考图6描述的接收组件执行。
[0139]
在1025，存储器装置可基于时域及电压域内的第二参考点对第二信令进行取样以获得候选逻辑值序列，其中第二取样器可操作以使用第二参考点。操作1025可根据本文中描述的方法执行。在一些实例中，操作1025的方面可由参考图6描述的取样组件执行。
[0140]
在1030，存储器装置可基于候选逻辑值序列与逻辑值序列的比较传输第三信令。操作1030可根据本文中描述的方法执行。在一些实例中，操作1030的方面可由参考图6描述的序列比较组件执行。
[0141]
图11展示说明根据本文中公开的实例的支持链路评估的一或若干方法1100的流程图。方法1100的操作可由本文中描述的主机装置或其组件实施。举例来说，方法1100的操作可由参考图7描述的主机装置执行。在一些实例中，主机装置可执行一组指令以控制主机装置的功能元件执行所描述功能。另外或替代地，主机装置可使用专用硬件执行所描述功能的方面。
[0142]
在1105，主机装置可经由通道向存储器装置传输与逻辑值序列相关联的信令，其
中信令支持通道的条件的确定。操作1105可根据本文中描述的方法执行。在一些实例中，操作1105的方面可由参考图7描述的通道条件组件执行。
[0143]
在1110，主机装置可基于与逻辑值序列相关联的信令从存储器装置接收反馈。操作1110可根据本文中描述的方法执行。在一些实例中，操作1110的方面可由参考图7描述的反馈组件执行。
[0144]
在1115，主机装置可基于反馈向存储器装置传输指令。操作1115可根据本文中描述的方法执行。在一些实例中，操作1115的方面可由参考图7描述的指令组件执行。
[0145]
在一些实例中，本文中描述的设备可执行一或若干方法，例如方法1100。设备可包含用于以下的特征、构件或指令(例如存储可由处理器执行的指令的非暂时性计算机可读媒体)：经由通道向存储器装置传输与逻辑值序列相关联的信令，其中信令支持通道的条件的确定；基于与逻辑值序列相关联的信令从存储器装置接收反馈；及基于反馈向存储器装置传输指令。
[0146]
本文中描述的方法1100及设备的一些实例可进一步包含用于向存储器装置传输指示信令可与逻辑值序列相关联的命令的操作、特征、构件或指令。
[0147]
在本文中描述的方法1100及设备的一些实例中，条件包含通道在时域或电压域中的至少一者中的误差界限。
[0148]
在本文中描述的方法1100及设备的一些实例中，反馈可包含误差界限是否可低于阈值的指示。
[0149]
在本文中描述的方法1100及设备的一些实例中，反馈可包含用于比较误差界限与阈值的操作、特征、构件或指令。
[0150]
在本文中描述的方法1100及设备的一些实例中，反馈可包含用于以下的操作、特征、构件或指令：比较候选序列与序列；及基于比较确定条件。
[0151]
应注意，上述方法描述可能实施方案，且操作及步骤可经重新布置或否则修改且其它实施方案是可行的。此外，可组合来自方法中的两者或更多者的部分。
[0152]
描述一种设备。所述设备可包含：存储器单元阵列，其可操作以存储数据；通道，其可操作以使数据交换于所述存储器单元阵列与所述设备的主机装置之间；一或多个取样器，其与所述通道耦合且可操作以基于经由所述通道接收的信号确定逻辑值，其中所述一或多个取样器中的至少一者可操作以使用时域及电压域中的默认参考点；及控制器，其与所述存储器单元阵列、所述通道及所述一或多个取样器耦合，所述控制器可操作以致使所述设备：经由所述通道接收包含逻辑值序列的信令；使用所述一或多个取样器基于所述信令及所述时域及所述电压域中的第二参考点确定候选逻辑值序列；及基于所述候选序列与所述序列的比较向所述主机装置传输反馈。
[0153]
在所述设备的一些实例中，所述一或多个取样器可包含：第一取样器，其可操作以使用所述默认参考点确定逻辑值；及第二取样器，其可操作以使用所述第二参考点确定逻辑值。在所述设备的一些实例中，所述第二参考点在所述时域内可在不同于所述默认参考点的时间；且所述第二参考点在所述电压域内可处于不同于所述默认参考点的电压。
[0154]
本文中描述的信息及信号可使用各种不同工艺技术中的任一者表示。举例来说，在整个以上描述中可引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示。一些图式可将信号说明为单个信
号；然而，所属领域的一般技术人员应理解，信号可表示信号总线，其中总线可具有各种位宽度。
[0155]
术语“电子通信”、“导电接触”、“连接”及“耦合”可指代组件之间支持组件之间的信号流动的关系。如果在组件之间存在可在任何时间支持组件之间的信号流动的任何导电路径，那么认为组件彼此电子通信(或彼此导电接触或彼此连接或彼此耦合)。在任何给计时间，彼此电子通信(或彼此导电接触或彼此连接或彼此耦合)的组件之间的导电路径可基于包含经连接组件的装置的操作来成为开路或闭路。经连接组件之间的导电路径可为组件之间的直接导电路径，或经连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些实例中，可例如使用一或多个中间组件(例如开关或晶体管)在一段时间内中断经连接组件之间的信号流动。
[0156]
术语“耦合”指代从组件之间的开路关系(其中信号目前不能通过导电路径传送于组件之间)移动到组件之间的闭路关系(其中信号能够通过导电路径传送于组件之间)的条件。当例如控制器的组件将其它组件耦合在一起时，组件启动允许信号通过先前不准许信号流动的导电路径流动于其它组件之间的变化。
[0157]
术语“隔离”指代组件之间的其中信号目前不能在组件之间流动的一种关系。如果在组件之间存在开路，那么组件彼此隔离。举例来说，当定位于组件之间的开关打开时，通过开关分离的两个组件彼此隔离。当控制器隔离两个组件时，控制器产生防止信号使用先前准许信号流动的导电路径流动于组件之间的变化。
[0158]
本文中使用的术语“层”或“级”指代几何结构的层面或薄片(例如相对于衬底)。每一层或级可具有三个维度(例如高度、宽度及深度)且可覆盖表面的至少一部分。举例来说，层或级可为其中两个维度大于第三维度的三维结构，例如薄膜。层或级可包含不同元件、组件及/或材料。在一些实例中，一个层或级可由两个或更多个子层或子级组成。
[0159]
如本文中使用，术语“大体上”意味着经修饰特性(例如由术语“大体上”修饰的动词或形容词)无需为绝对的，而是足够接近以实现特性的优点。
[0160]
如本文中使用，术语“电极”可指代电导体且在一些实例中，可用作到存储器阵列的存储器单元或其它组件的电接点。电极可包含在存储器阵列的元件或组件之间提供导电路径的迹线、电线、导电线、导电层或类似物。
[0161]
本文中论述的装置(包含存储器阵列)可经形成于半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些实例中，衬底是半导体晶片。在其它实例中，衬底可为绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)或另一衬底上半导体材料外延层。衬底或衬底的子区的导电性可通过使用各种化学物种(包含(但不限于)磷、硼或砷)进行掺杂来控制。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法执行。
[0162]
本文中论述的开关组件或晶体管可表示场效晶体管(fet)且包括包含源极、漏极及栅极的三端子装置。端子可通过导电材料(例如金属)连接到其它电子元件。源极及漏极可为导电的且可包括重掺杂(例如简并)半导体区。源极及漏极可通过轻掺杂半导体区或沟道分离。如果沟道是n型(即，多数载子是信号)，那么fet可称为n型fet。如果沟道是p型(即，多数载子是空穴)，那么fet可称为p型fet。沟道可由绝缘栅极氧化物覆盖。沟道导电性可通过将电压施加到栅极来控制。举例来说，分别将正电压或负电压施加到n型fet或p型fet可
导致沟道变成导电的。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“取消激活”。
[0163]
本文中陈述的描述连同附图描述实例配置且不表示可实施或在权利要求书的范围内的所有实例。本文中使用的术语“示范性”意味着“用作实例、例子或说明”，而非“优选的”或“优于其它实例”。详细描述包含用于提供所描述技术的理解的具体细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知的结构及装置以免模糊所描述实例的概念。
[0164]
在附图中，类似组件或特征可具有相同参考标记。此外，相同类型的各种组件可通过使参考标记后接短划线及区分类似组件的第二标记来区分。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一者，与第二参考标记无关。
[0165]
本文中描述的信息及信号可使用各种不同工艺技术中的任一者表示。举例来说，在整个以上描述中可引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示。
[0166]
结合本文中的公开内容描述的各种说明框及模块可用经设计以执行本文中描述的功能的通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合实施或执行。通用处理器可为微处理器，但替代地，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如dsp与微处理器的组合、多个微处理器、一或多个微处理器结合dsp核心或任何其它此配置)。
[0167]
本文中描述的功能可经实施于硬件、由处理器执行的软件、固件或其任何组合中。如果实施于由处理器执行的软件中，那么功能可作为一或多个指令或代码存储于计算机可读媒体上或作为一或多个指令或代码经由计算机可读媒体传输。其它实例及实施方案在本公开及所附权利要求书的范围内。举例来说，由于软件的性质，上述功能可使用由处理器、硬件、固件、硬连线或这些中的任一者的组合执行的软件实施。实施功能的特征也可物理定位于各个位置处，包含经分布使得功能的部分在不同物理位置处实施。而且，如本文中(包含在权利要求书中)使用，项目列表(例如由例如
“…
中的至少一者”或
“…
中的一或多者”的短语开头的项目列表)中使用的“或”指示包含性列表，使得(例如)a、b或c中的至少一者的列表意味着a或b或c或ab或ac或bc或abc(即，a及b及c)。而且，如本文中使用，短语“基于
…”
不应被解释为参考一组封闭条件。举例来说，在不脱离本公开的范围的情况下，被描述为“基于条件a”的示范性步骤可基于条件a及条件b两者。换句话说，如本文中使用，短语“基于
…”
应以相同于短语“至少部分基于
…”
的方式解释。
[0168]
计算机可读媒体包括非暂时性计算机存储媒体及通信媒体，其包含促进计算机程序从一个位置传送到另一位置的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。通过实例而非限制，非暂时性计算机可读媒体可包括ram、rom、电可擦除可编程只读存储器(eeprom)、光盘(cd)rom或其它光盘存储装置、磁盘存储装置或其它磁性存储装置或可用于载送或存储呈指令或数据结构形式的期望程序代码构件且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。而且，任何连接被适当称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字用户线
(dsl)或无线技术(例如红外线、无线电及微波)从网站、服务器或其它远程源传输软件，那么媒体定义中包含同轴电缆、光纤电缆、双绞线、数字用户线(dsl)或无线技术(例如红外线、无线电及微波)。如本文中使用，磁盘及光盘包含cd、激光盘、光盘、数字多功能光盘(dvd)、软盘及蓝光盘，其中磁盘通常磁性地再现数据，而光盘用激光光学地再现数据。上述内容的组合也包含于计算机可读媒体的范围内。
[0169]
提供本文中的描述来使所属领域的技术人员能够制作或使用本公开。所属领域的技术人员将明白本公开的各种修改，且在不脱离本公开的范围的情况下，本文中定义的一般原理可应用于其它变型。因此，本公开不限于本文中描述的实例及设计，而是应被给予与本文中公开的原理及新颖特征一致的最广范围。

技术特征：

1.一种方法，其包括：在存储器装置处经由通道接收与存储于所述存储器装置处的数据相关联的第一信令；至少部分基于时域及电压域内的第一参考点对所述第一信令进行取样以获得所述数据；在所述存储器装置处经由所述通道接收与逻辑值序列相关联的第二信令；至少部分基于所述时域及所述电压域内的第二参考点对所述第二信令进行取样以获得候选逻辑值序列；及由所述存储器装置至少部分基于所述候选逻辑值序列与所述逻辑值序列的比较传输第三信令。2.根据权利要求1所述的方法，其进一步包括：确定所述候选序列与所述序列之间的匹配；及至少部分基于所述匹配确定所述通道的误差界限大于或等于所述第二参考点与所述第一参考点之间的差。3.根据权利要求1所述的方法，其进一步包括：确定所述候选序列与所述序列之间的失配；及至少部分基于所述失配确定所述通道的误差界限小于所述第二参考点与所述第一参考点之间的差。4.根据权利要求1所述的方法，其进一步包括：至少部分基于由所述存储器装置接收的命令将所述第二信令识别为与所述逻辑值序列相关联。5.根据权利要求4所述的方法，其中将所述第二信令识别为与所述逻辑值序列相关联是至少部分基于所接收所述命令与所接收所述第二信令之间的时序关系。6.根据权利要求4所述的方法，其中所述命令包括自动刷新命令。7.根据权利要求1所述的方法，其中所述第二参考点在时域内早于或晚于所述第一参考点。8.根据权利要求1所述的方法，其中所述第二参考点在所述电压域内处于比所述第一参考点更高或更低的电压。9.根据权利要求1所述的方法，其进一步包括：在接收所述第二信令之前从主机装置接收所述逻辑值序列的指示。10.根据权利要求1所述的方法，其进一步包括：至少部分基于所述第一参考点对所述第二信令进行取样以获得所述逻辑值序列。11.根据权利要求1所述的方法，其进一步包括：至少部分基于所述时域及所述电压域中的第三参考点对所述第二信令进行取样以获得第二候选逻辑值序列，其中所述第三信令是至少部分基于所述第二候选序列与所述逻辑值序列的比较。12.根据权利要求11所述的方法，其中至少部分基于所述第三参考点对所述第二信令进行取样发生于至少部分基于所述第二参考点对所述第二信令进行取样之后。13.根据权利要求11所述的方法，其中至少部分基于所述第三参考点对所述第二信令进行取样与至少部分基于所述第二参考点对所述第二信令进行取样同时发生。
14.根据权利要求1所述的方法，其进一步包括：调整由包含于所述存储器装置中的取样器使用的时间或电压参考，其中所述调整是在对所述第一信令进行取样之后且在对所述第二信令进行取样之前，且其中所述第二参考点对应于所述经调整时间或电压参考。15.根据权利要求1所述的方法，其进一步包括：在对所述第一信令进行取样之后激活包含于所述存储器装置中的第二取样器，其中包含于所述存储器装置中的第一取样器可操作以使用所述第一参考点且所述第二取样器可操作以使用所述第二参考点。16.根据权利要求1所述的方法，其中所述第三信令包括所述通道的误差界限的指示，所述方法进一步包括：在所述存储器装置处接收校准所述通道的取样器的命令。17.根据权利要求1所述的方法，其进一步包括：至少部分基于所述比较确定所述通道的误差界限是不足的；及至少部分基于确定所述误差界限是不足来校准取样器，其中所述第三信令包括所述校准的指示。18.一种方法，其包括：经由通道向存储器装置传输与逻辑值序列相关联的信令，其中所述信令支持所述通道的条件的确定；至少部分基于与所述逻辑值序列相关联的所述信令从所述存储器装置接收反馈；及至少部分基于所述反馈向所述存储器装置传输指令。19.根据权利要求18所述的方法，其进一步包括：向所述存储器装置传输指示所述信令与所述逻辑值序列相关联的命令。20.根据权利要求18所述的方法，其中所述条件包括所述通道在时域或电压域中的至少一者中的误差界限。21.根据权利要求20所述的方法，其中所述反馈包括所述误差界限是否低于阈值的指示。22.根据权利要求20所述的方法，其中所述反馈包括所述误差界限的大小的指示，所述方法进一步包括：比较所述误差界限与阈值。23.根据权利要求18所述的方法，其中所述反馈包括由所述存储器装置确定的候选逻辑值序列的指示，所述方法进一步包括：比较所述候选序列与所述序列；及至少部分基于所述比较确定所述条件。24.一种设备，其包括：存储器单元阵列，其可操作以存储数据；通道，其可操作以使数据交换于所述存储器单元阵列与所述设备的主机装置之间；一或多个取样器，其与所述通道耦合且可操作以至少部分基于经由所述通道接收的信号确定逻辑值，其中所述一或多个取样器中的至少一者可操作以使用时域及电压域中的默认参考点；及
控制器，其与所述存储器单元阵列、所述通道及所述一或多个取样器耦合，所述控制器可操作以致使所述设备：经由所述通道接收包括逻辑值序列的信令；使用所述一或多个取样器至少部分基于所述信令及所述时域及所述电压域中的第二参考点确定候选逻辑值序列；及至少部分基于所述候选序列与所述序列的比较向所述主机装置传输反馈。25.根据权利要求24所述的设备，其中所述一或多个取样器包括：第一取样器，其可操作以使用所述默认参考点确定逻辑值；及第二取样器，其可操作以使用所述第二参考点确定逻辑值。26.根据权利要求24所述的设备，其中：所述第二参考点在所述时域内在不同于所述默认参考点的时间；且所述第二参考点在所述电压域中处于不同于所述默认参考点的电压。

技术总结

本发明描述用于存储器装置的链路评估的方法、系统及装置。存储器装置可经由通道接收信令且可基于针对参考电压对所述信令进行取样来识别编码到所述信令中的逻辑值。所述取样可在取样周期内的参考时间发生。为了评估所述通道的质量(例如误差界限)，所述存储器装置可调整所述参考电压、所述参考时间或两者，且所述存储器装置或主机装置可确定所述存储器装置是否仍能够正确识别经由所述通道编码到信令中的逻辑值。在一些情况中，所述通道质量可在刷新循环期间或在所述存储器装置的另一机会时间进行评估。会时间进行评估。会时间进行评估。