吴杰;王光义;丘嵘;司德成
微服务开发
【摘 要】忆阻器是一种新型记忆电阻元件,在非易失性存储器、逻辑计算电路、神经网络和非线性电路等领域中有巨大的应用潜能.目前,忆阻器尚未市场化,为了给忆阻器的研究提供一种替代仿真器,基于数字电位器,设计并实现了一种具有掉电记忆特性的忆阻器硬件仿真器电路.实验测试表明,该仿真器和忆阻器的滞回伏安特性一致,并具有真正的非易失特性,弥补了目前忆阻器仿真器的不足. 【期刊名称】《杭州电子科技大学学报》
【年(卷),期】2018(038)005
【总页数】6页(P1-6)
【关键词】忆阻器;非易失性;数字电位器
【作 者】吴杰;王光义;丘嵘;司德成
【作者单位】杭州电子科技大学电子信息学院 ,浙江杭州310018;杭州电子科技大学电子信息学院 ,浙江杭州310018;广东科学技术职业学院 ,广东广州510640;杭州电子科技大学电子信息学院 ,浙江杭州310018
【正文语种】中 文
【中图分类】TN401
0 引 言
1971年，L.O.Chua根据电路完备性理论提出了忆阻器的概念，忆阻器是电阻、电感、电容之外的第4种基本电路元件[1]。直到2008年，HP实验室利用TiO2薄膜才实现了一种忆阻器的物理器件[2]，引起广泛关注与研究。忆阻器是一种具有记忆性的非线性电阻，在非易失存储器、数字逻辑计算、人工神经网络和非线性电路等众多领域具有巨大的应用潜能[3]。目前，忆阻器还未作为一个实际的元件走向市场，人们只能借助忆阻器数学模型和电路模型(或仿真器)探索忆阻器的电路特性及其应用电路设计[4-5]。
文献[6]、文献[7-8]分别基于惠普忆阻器、忆阻器遗忘效应和改进的漂移扩散理论，设计了
忆阻器电路模型，较好地模拟了突触行为，可用于构建新型神经网络；文献[9]根据分段线性函数设计了忆阻器电路模型，比现有的窗口函数更灵活；文献[10]设计了一种基于忆阻器的多涡卷超混沌系统，与其他混沌系统相比，具有多种复杂的动态行为。这些忆阻器电路模型虽满足其滞回伏安特性曲线，但不具有真正的掉电记忆特性，即非易失性。为此，本文设计了一种基于数字电位器的忆阻器仿真器电路，具有真正的记忆特性，可以替代忆阻器进行相关电路分析与设计。
1 忆阻器离散数学模型
HP忆阻器的结构原理[2]如图1所示，忆阻器电路符号如图2所示。HP忆阻器由被夹在2片铂电极之间的2层极薄的TiO2薄膜构成。总宽度为D的二氧化钛薄膜分为两部分，左边宽度为w(t)的部分为掺杂区，右边为无掺杂区。掺杂区宽度w(t)随忆阻器内部电场的变化而变化。
对忆阻器的两端施加正向电压时，其阻值逐渐减小，最终达到最小阻值Ron；当施加反向电压时，其阻值会逐渐变大，最终达到最大饱和阻值Roff；如果此时断开流经忆阻器的电流，则忆阻器的阻值将保持不变，即具有掉电记忆效应。 图1 HP实验室构建的忆阻器模型
图2 忆阻器符号
图1中，假设流经忆阻器的电流为i(t)，两端电压为u(t)，其忆阻值为M(t)，则忆阻器的电压与电流关系为：
(1)
式中，w(t)满足以下关系式
(2)
μv为半导体掺杂离子迁移率[3]，对式(2)两边积分得：
(3)
将式(3)带入式(1)可得：
(4)
式中,因为Roff≫Ron，故A>0。由式(4)得到忆阻值：
M(t)=Roff-Ai(t)dt
(5)
将式(5)离散化可得
(6)
根据式(5)在MATLB中构建模型并仿真，令i(t)=sin(t)，运行结果如图3所示。
图3 HP实验室TiO2忆阻器模型u-i特性检修口盖板
2 忆阻器数字仿真器设计
2.1 设计原理
图4 忆阻器二端口电路模型
根据式(6)的忆阻器离散模型，设计的忆阻器仿真器电路如图4所示。R1为可变电阻，R2为定值电阻；忆阻器二端口电路模型的最小阻值Ron为定值电阻R2的阻值，此时可变电阻R1
处于最小值0；最大阻值Roff为可变电阻R1的最大阻值与定值电阻R2阻值之和。电路模型主要由3个模块构成：R1和R2组成的串联电路模块、电流采集电路模块，微处理器控制模块。该忆阻器二端口电路模型的工作过程如下：滚筒电机
R1为编程可控的数字电位器，R2为定值电阻。对忆阻器电路施加电流i(t)，通过电流采样电路(流经定值电阻R2的电流与其两端电压成正比)对流经R2的电流信号进行采样，因为微处理器的AD模块只能采集0～3.3 V的电压信号，所以为满足微处理器AD采样，电流采样电路需要对R2两端的电压信号进行放大和电压抬升使其满足采样条件，而后微处理器的AD模块采集电路的电流信号，结合式(6)对采样结果进行分析和比较，控制数字电位器阻值变化，使其模拟忆阻器的电气特性。 2.2 电路实现
本文设计的忆阻器仿真器电路包含微处理器电路和模拟电路部分。微处理器使用当前常用的嵌入式芯片ARM6410，其功能强大，资源丰富，并且内嵌了众多硬件外设，如ADC模块，相机接口，LCD控制器，系统管理单元，4通道的串口，32通道的DMA等等。模拟电路部分如图5所示，由3个部分组成：(1)数字电位器X9C102和电阻R7组成的串联电路；(2)
擦鞋巾配方仪表放大器AD620和运算放大器TL082组成的电流采样电路；(3)与微控制器相连的4个引脚：XadcAIN1和GPQ1—GPQ3。
图5 数字忆阻器电路的模拟部分
数字电位器X9C102是高精度数字电位器，总阻值为1 kΩ，分为100等份，即100分度，最小步进电阻为10 Ω，X9C102和电阻R7组成串联电路，X9C102的引脚3接输入信号，R7下端接参考地，该数字忆阻器的最大阻值Roff为R7的阻值与数字电位器X9C102的最大阻值两者之和，即Roff为2 kΩ；最小阻值Ron为R7的阻值，即Ron为1 kΩ。通过仪表放大器AD620对R7两端电压进行采样放大。由于输入的电流可以为正向也可以为反向，使得AD620采样放大后的电压也为正或者负，而微处理器的AD模块只能识别0～3.3 V的电压值，因此需要将AD620采样结果通过求和电路使电流采样电路模块的输出电压整体大于0 V。求和电路由图中的运放TL082实现，将AD620引脚6的输出电压经过TL082的求和电路后输出，此时模块的输出电压已经满足AD采样要求。微处理器ARM6410通过内部集成的AD模块获取XadcAIN1引脚的电压值，并根据当前电压值判断输入电流的方向。若流入电流为正向时，则通过GPIO增大数字电位器阻值；若流入电流为反向时，则通过GPIO减小
数字电位器阻值。每次调整数字电位器阻值的步进根据当前电压采样值跳变的大小进行等比调整，调整范围在0～5分度之间。具体调整策略如下：
耳机延长线
AD采样的范围为0～1 024，首先设定50作为跳变单位，并将输入0 V时的AD采样作为基准采样值；当AD采样值小于基准采样值，则说明输入电压为反向，此时减小数字电位器阻值，反之则增加；步进值的调整根据当前电压采样值跳变的大小计算，比如上一次时刻阻值的步进为1，AD采样值500，而当前的采样值600，那么跳变量为100，则进行等比调整，阻值步进加2个分度，此次需要调整的步进值将为3。
微处理器的忆阻器应用程序软件流程如图6所示。首先打开ADC设备和GPIO设备并进行相关初始化，之后程序进入循环。循环开始时通过AD读取XadcAIN引脚的电压值，接着按照上述策略实时调整忆阻器步进大小，然后控制GPIO输出，改变数字电位器的阻值，并将阻值存储在数字电位器内部的非易失性存储器中，以便掉电系统的阻值数据也不会丢失。之后再次进入循环。根据图4忆阻器二端口电路模型构建的数字忆阻器实物如图7所示。
图6 忆阻器软件流程
图7 忆阻器实物
3 忆阻器数字仿真器测试
3.1 伏安特性测试
pst168测试时，在图4中，二端口电路模型A端输入电压激励，C端接地；示波器1通道接A端口测得电压UA，示波器2端口接B端口测得电压UB(流经电路模型的电流和R2两端的电压呈正比)；其中UA为忆阻器两端的电压，UB作为流经忆阻器的电流值(UB=IAC×R1)。输入为正弦电压，实验观察到的u-i波形图及相图如图8、图9所示。
图8 正弦波频率f=60 Hz时域图及相图
图9 不同频率正弦波激励下的电压电流滞回曲线
图8(a)中，幅度大者为电压信号，另一为电流信号，图8(b)为忆阻器的伏安特性曲线，满足记忆器件的滞回特性曲线，即在原点紧致的滞回曲线。图9表现出的另外一个特性为当频率不断上升时，滞回曲线逐渐变窄，直至收缩成为一条线性的直线。这2个特性正好符合理想忆阻器的特性。
3.2 掉电记忆特性
掉电记忆特性作为忆阻器最重要的特性之一，使其在众多领域中有巨大的应用潜能。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议