芯片自检方法及芯片与流程

1.本公开实施例涉及但不限于芯片设计技术领域，尤其涉及一种芯片自检方法及芯片。

背景技术：

2.随着芯片工艺的不断发展，芯片中集成的单元数量越来越多，但是，受到芯片制造工艺的限制，芯片中集成的单元存在良率问题。
3.因此，如何提供一种芯片自检方法是本领域技术人员亟需解决的技术问题。

技术实现要素：

4.本公开实施例提供了一种芯片自检方法，所述芯片包括自检模块和存储模块，所述芯片自检方法包括：所述自检模块接收外部输入的地址配置参数信息和数据配置参数信息；所述自检模块根据地址配置参数信息，确定要检测的存储模块；所述自检模块根据数据配置参数信息，对所述存储模块进行数据填充；所述自检模块向要检测的存储模块发送读请求，接收所述读请求返回的数据；所述自检模块比较所述读请求返回的数据与填充的数据是否相同，根据比较结果确定所述存储模块检测是否通过。
5.本公开实施例还提供了一种芯片，所述芯片包括自检模块和存储模块，所述自检模块使用如本公开任一实施例所述的芯片自检方法对所述存储模块进行检测。
6.本公开实施例的芯片自检方法及芯片，通过自检模块根据外部输入的地址配置参数信息和数据配置参数信息，对存储模块进行检测，可以精确检测芯片中任意一个存储模块是否工作正常，从而能够精确定位芯片中工作异常的存储模块，便于排查芯片故障，后续可根据自检结果，关闭出问题的存储模块，使芯片仍可以继续工作，降低芯片的报废率。
7.本公开的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本公开而了解。本公开的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
8.附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
9.图1为本公开示例性实施例一种芯片自检方法的流程示意图；图2为本公开示例性实施例一种芯片的结构示意图；图3为本公开示例性实施例一种交叉开关的结构示意图；图4为本公开示例性实施例一种存储模块地址编排方式示意图；图5至图8为本公开示例性实施例四种读请求访问地址示意图；
图9为本公开示例性实施例一种数据填充方式示意图；图10至图13为本公开示例性实施例四种交叉开关缺陷示意图。
具体实施方式
10.为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
11.除非另外定义，本公开实施例公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出该词前面的元件或物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
12.本公开实施例提供了一种芯片自检方法，该芯片包括自检模块和存储模块，如图1所示，该芯片自检方法包括：步骤101：自检模块接收外部输入的地址配置参数信息和数据配置参数信息；步骤102：自检模块根据地址配置参数信息，确定要检测的存储模块；步骤103：自检模块根据数据配置参数信息，对存储模块进行数据填充；步骤104：自检模块向要检测的存储模块发送读请求，接收读请求返回的数据；步骤105：自检模块比较读请求返回的数据与填充的数据是否相同，根据比较结果确定存储模块检测是否通过。
13.本公开实施例的芯片自检方法，可以精确检测芯片中任意一个存储模块是否工作正常，从而能够精确定位芯片中工作异常的存储模块，便于排查芯片故障，后续可根据自检结果，关闭出问题的存储模块，使芯片仍可以继续工作，降低芯片的报废率。
14.在步骤105中，自检模块在比较读请求返回的数据与填充的数据是否相同时，填充的数据可以通过如下方式得到：通过使用与步骤103中相同的计算过程，根据配置参数信息进行计算，就能得到填充的数据。
15.本公开实施例中，自检模块用于对存储模块和/或交叉开关的生产缺陷进行检测，包含检测数据产生和检测数据比对两个基础功能。
16.在一些示例性实施方式中，如图2所示，芯片还包括交叉开关（cross bar，cb），交叉开关包括m个第一接口（入口）和n个第二接口（出口），一个第二接口与一个存储模块相连接，至少一个第一接口与一个自检模块相连接，交叉开关包括一层或多层全连接网络。
17.本公开实施例中，m
×
n交叉开关包括m个第一接口到n个第二接口的全相连通路。自检模块可在第一接口0至第一接口m-1之中的任意一个或多个位置进行例化。
18.示例性的，如图3所示，交叉开关包括3层全连接网络，第0层包括5个6*6子交叉开关cb0_6*6 0至cb0_6*6 4，第1层包括6个5*5子交叉开关cb1_5*5 0至cb1_5*5 5，第2层包括30个1*26子交叉开关cb2_1*26 0至cb2_1*26 29，三层子交叉开关组成30*780交叉开关。
19.在一些示例性实施方式中，存储模块包括n个，每个存储模块包括d个地址，d为大于1的自然数，地址0至地址n*d-1连续，存储模块x第y个地址为地址n*y+x，x为0至n-1之间的自然数，y为0至d-1之间的自然数。
20.本公开实施例中，对交叉开关所接的存储模块编排地址，每个地址对应一个存储模块的一个数据位置。如图4所示，d为每个存储模块内部的地址数量，地址n
×
d-1为最后一个地址，中间地址连续。图4中虚线框部分的存储模块的数据称为一行数据，即所有存储模块的同一行的统称，一共有d行。本公开实施例的芯片自检方法，通过对地址横向编排，当某个存储模块损坏时，由于该存储模块内的地址不连续，因此，对于连续的地址空间而言，不会出现一连串的地址全坏的情况，从而可以减小存储模块损坏产生的恶劣影响。
21.虽然本公开实施例以地址横向编排为例进行介绍，但是，需要说明的是，本公开实施例的芯片自检方法，同样适用于地址纵向编排的情况，当地址纵向编排时，存储模块x第y个地址为地址x*d+y，x为0至n-1之间的自然数，y为0至d-1之间的自然数。
22.在一些示例性实施方式中，外部输入的地址配置参数包括：检测起始地址start_addr、地址跳转小步进addr_step、小步进次数addr_seg、地址跳转大步进addr_seg_step、总检测次数step_num。
23.其中，检测起始地址start_addr用于标识自检检测的存储模块的起始地址，可以为0至n*d-1之间的任意地址；地址跳转小步进addr_step用于标识在每轮小步进次数跳转范围内，要检测的存储模块的地址之间的步进值；地址跳转大步进addr_seg_step用于标识当总检测次数大于小步进次数时，每轮小步进次数检测完成后要检测的存储模块的地址与当前检测完成的存储模块的地址之间的步进值。
24.自检模块通过设置以下地址配置参数，并通过不同地址配置参数的组合，可以灵活配置检测位置。
25.检测起始地址start_addr：自检检测的起始地址，可以为0至n*d-1之间的任意地址。
26.地址跳转小步进addr_step：访问请求跳转地址的小步进，每次自检模块发送访问请求，会在上次地址的基础上，加上地址跳转小步进addr_step。
27.小步进次数addr_seg：以地址跳转小步进addr_step为间隔步进的次数，当跳转次数达到小步进次数addr_seg后，进行一个大步进。
28.地址跳转大步进addr_seg_step：访问请求跳转地址的大步进，在进行小步进次数addr_seg次小步进后，访问请求地址会按此间隔进行一次跳转。此参数的上限为n
×
d，若配置为n
×
d，即从当前地址大步进跳转后的访问请求是当前地址。
29.总检测次数step_num：访问地址总检测次数。
30.本公开实施例中，当访问到地址n
×
d-1时，如果地址加1，下一个访问地址为地址0。
31.本公开实施例中，如果访问地址a，步进n
×
d，下一个请求仍然为a。
32.在一些示例性实施方式中，步骤102包括：自检模块比较小步进次数的值与总检测次数的值的大小；当小步进次数的值大于或等于总检测次数的值时，自检模块确定要检测的轮数为一轮，该轮要检测的存储模块的起始地址为检测起始地址的值，该轮要检测的存储模块的地址之间的步进值为地址跳转小步进的值，该轮要检测的次数为总检测次数的值；当小步进次数的值小于总检测次数的值时，自检模块确定要检测的轮数为n轮，其中，n=
⌈
总检测次数/小步进次数
⌉
，
⌈ ⌉
表示向上取整运算符，第一轮要检测的存储模块的起
始地址为检测起始地址的值，第i轮要检测的存储模块的起始地址为第i-1轮最后一个检测的存储模块的地址与地址跳转大步进的值的和，i为2至n之间的自然数；每一轮要检测的存储模块的地址之间的步进值为所述地址跳转小步进的值；前n-1轮要检测的次数为小步进次数的值，第n轮要检测的次数为m，m=总检测次数-（n-1）*小步进次数。
33.实际使用本公开实施例的芯片自检方法时，一般不会出现小步进次数的值大于总检测次数的值的情况。
34.在一些示例性实施方式中，所述芯片自检方法还包括：自检模块设置n个标志位，每个标志位用于标识一个存储模块内部的部分地址的检测或一个存储模块内部的所有地址的检测是否通过。
35.下面以以下四组地址配置参数为例，来示例性说明本公开实施例的芯片自检方法。
36.例1：以表1所示的地址配置参数为例，自检模块根据表1所示的地址配置参数，确定检测次数和要检测的存储模块为：检测n个存储模块第0行的数据1遍，如图5所示，第0个读请求的目的地址为存储模块0的第0行数据，第1个读请求的目的地址为存储模块1的第0行数据，
……
，第n-1个读请求的目的地址为存储模块n-1的第0行数据。全部n个标志位中，为1的位，表示该对应存储模块的第0行功能无缺陷，为0的位，表示该对应存储模块的第0行功能有缺陷。
37.表1start_addr0addr_step1addr_segnaddr_seg_stepdon’tcarestep_numn例2：以表2所示的地址配置参数为例，自检模块根据表2所示的地址配置参数，确定检测次数和要检测的存储模块为：检测所有地址的数据p遍，如图6所示，第0个读请求的目的地址为存储模块0的第0行数据，第1个读请求的目的地址为存储模块1的第0行数据，
……
，第n个读请求的目的地址为存储模块0的第1行数据，
……
，第n*d-1个读请求的目的地址为存储模块n-1的第d-1行数据，
……
，第（p-1）n*d个读请求的目的地址为存储模块0的第0行数据，
……
，第p*n*d-1个读请求的目的地址为存储模块n-1的第d-1行数据。全部n个标志位中，为1的位，表示该对应存储模块的全部数据功能无缺陷，为0的位，表示该对应存储模块的全部地址功能至少有一个地址有缺陷。
38.表2start_addr0addr_step1addr_segn*daddr_seg_step1step_nump*n*d例3：以表3所示的地址配置参数为例，自检模块根据表3所示的地址配置参数，确定检测次数和要检测的存储模块为：检测全部n个存储模块第j行的数据k遍，如图7所示，第
0个读请求的目的地址为存储模块0的第j行数据，第1个读请求的目的地址为存储模块1的第j行数据，
……
，第n-1个读请求的目的地址为存储模块n-1的第j行数据，第n个读请求的目的地址为存储模块0的第j行数据，
……
，第2n个读请求的目的地址为存储模块0的第j行数据，
……
，第（k-1）*n个读请求的目的地址为存储模块0的第j行数据，第（k-1）*n+1个读请求的目的地址为存储模块1的第j行数据，
……
，第k*n-1个读请求的目的地址为存储模块n-1的第j行数据。全部n个标志位中，为1的位，表示该对应存储模块的第j行数据功能无缺陷，为0的位，表示该对应存储模块的第j行数据功能有缺陷。
39.表3start_addrj*naddr_step1addr_segnaddr_seg_stepn*（d-1）+1step_numk*n例4：以表4所示的地址配置参数为例，自检模块根据表4所示的地址配置参数，确定检测次数和要检测的存储模块为：检测存储模块x内的全部地址数据1遍，如图8所示，第0个读请求的目的地址为存储模块x的第0行数据，第1个读请求的目的地址为存储模块x的第1行数据，
……
，第d-1个读请求的目的地址为存储模块x的第d-1行数据。标志位x为1，表示存储模块x的全部地址数据功能无缺陷，标志位x为0，表示存储模块x的全部地址数据中至少有一个地址数据功能有缺陷。
40.表4start_addrxaddr_stepnaddr_segdaddr_seg_stepdon’tcarestep_numd在一些示例性实施方式中，数据配置参数信息包括起始填充数据和数据填充步进，地址a被填充的数据为{起始填充数据+数据填充步进*a}，a为0至n*d-1之间的自然数。
41.在一些示例性实施方式中，当外部输入的起始填充数据的值小于每个存储模块的地址所存放的数据位宽时，该芯片自检方法还包括：自检模块按照以下至少之一的方法：高位补0、高位补1、对外部输入的起始填充数据进行复制拼接，对起始填充数据进行数据位数扩展，扩展后的起始填充数据的位数等于每个存储模块的地址所存放的数据位宽。
42.本公开实施例中，自检模块通过设置数据配置参数信息以及不同参数的组合，可灵活配置数据激励值。
43.起始填充数据start_data：数据填充的起始数据，该数据被扩展e次后填充到地址0（e为固定值，扩展设计是为了节约参数的位宽，此处以对外部输入的起始填充数据进行复制拼接为例进行说明，但是，本公开实施例对此不作限制）。
44.数据填充步进data_step：数据填充的步进，用来计算每个地址填充的数据，地址i被填充的数据为{ e {start_data+data_step*i}}（verilog编程语言的语法）。
45.示例性的，假设存储设备每个地址存放的数据为1024bit，起始填充数据start_data位宽为32bit，那么，e=32，即需要扩展32次。如图9所示，向存储模块0的地址0存入1024bit数据{32{32'h5a5a5a5a}}（verilog编程语言的语法），其中，32'h5a5a5a5a表示32bit的16进制数5a5a5a5a，{32{32'h5a5a5a5a}}表示将5a5a5a5a复制32份拼接成1024bit数据。
46.下面以以下三组数据配置参数为例，来示例性说明本公开实施例的芯片自检方法。
47.例5：以表5所示的数据配置参数为例，自检模块根据表5所示的数据配置参数，将地址值拓展后作为存放数据。
48.表5start_data32’h0data_step1例6：以表6所示的数据配置参数为例，自检模块根据表6所示的数据配置参数，所有地址全部存放32{32'h5a5a5a5a}。
49.表6start_data32’h5a5a5a5adata_step0例7：以表7所示的数据配置参数为例，自检模块根据表7所示的数据配置参数，存放所有地址的数据（随意组合）。
50.表7start_data32’ha0b1c2d3data_step123在一些示例性实施方式中，自检模块根据数据配置参数信息，对存储模块进行数据填充，包括以下任意一种：自检模块根据数据配置参数信息，对所有存储模块的所有地址进行数据填充；自检模块根据数据配置参数信息，对要检测的存储模块的所有地址进行数据填充；自检模块根据数据配置参数信息，对要检测的存储模块的要检测的地址进行数据填充。
51.在一些示例性实施方式中，自检模块对要检测的存储模块进行多组检测，多组检测包括：对每个地址的每一位进行写0检测、对每个地址的每一位进行写1检测、对每个地址的每一位进行先写0再写1的检测、对每个地址的每一位进行先写1再写0的检测。通过以上多组检测，可以精准定位存储模块的出错原因。
52.在一些示例性实施方式中，自检模块的读请求支持多线程，可以同时开启t个线程，并发进行检测，其中，t为大于1的自然数。
53.在一些示例性实施方式中，自检模块使用如下自检流程对存储模块进行自检检测：1）填充存储模块根据start_data/data_step的值拓展后对存储模块（示例性的，存储模块可以为
dram）进行填充，地址0填充start_data+data_step*0，地址1填充start_data+data_step*1，地址n填充start_data+data_step*n，一直填充完所有存储模块（默认拓展）。
54.在另一些示例性实施方式中，也可以根据地址配置参数的值，确定要检测的存储模块的地址，只对要检测的存储模块的地址进行数据填充，本公开实施例对此不作限制。
55.2）向指定地址发送读请求自检模块会从start_addr开始发送读请求，当请求数量达到addr_seg时，请求地址自增addr_seg_step，否则请求地址自增addr_step，直到请求数量达到step_num，停止发送读请求。
56.此过程可以为多线程并发。
57.3）自检结果比对将返回的数据rdata与自检模块内部计算的期盼数据做对比，相同表示本次检查通过，不同表示本次检查失败。如果某个访问请求超过预设预设时间（wait_delay）没有返回，也表示该访问请求的地址检测失败。
58.4）自检结果记录自检模块包含n个1bit的结果标志位，每个结果标志位值为1表示检测通过，0表示检测失败。
59.在一些示例性实施方式中，芯片自检方法还包括：自检模块根据存储模块的检测结果，确定交叉开关内的连接网络以及第二接口与存储模块之间的通路是否连通。
60.示例性的，假设交叉开关为30
×
780，第0层：5个6
×
6子交叉开关；第1层：6个5
×
5子交叉开关；第2层：30个1
×
26子交叉开关；存储模块：780个，下面以以下几组交叉开关缺陷为例（假设全部存储模块内没有缺陷），来示例性说明本公开实施例的芯片自检方法。
61.例8：如图10所示，假设交叉开关缺陷位置为第2层子交叉开关cb2_1*26 0的第26个出口位置，即图10中的叉叉（x）位置。
62.在进行自检检测时，自检模块的位置可以位于交叉开关的任意入口（即第一接口），自检模块检测交叉开关的该入口（即第一接口）到交叉开关的全部出口（即第二接口）之间通路的访问情况，所有自检模块的检测结果为：780个标志位：第26 bit为0，其余为1。
63.例9：如图11所示，假设交叉开关缺陷位置为第1层子交叉开关cb1_5*5 0的第1个出口与第2层子交叉开关cb2_1*26 0的第1个入口之间位置，即图11中的叉叉（x）位置。
64.在进行自检检测时，自检模块的位置可以位于交叉开关的任意入口（即第一接口），自检模块检测交叉开关的该入口（即第一接口）到交叉开关的全部出口（即第二接口）之间通路的访问情况，所有自检模块的检测结果为：780个标志位：{{754{1’b1}}, {26{1’b0}}}。
65.本公开实施例的芯片自检方法，通过根据存储模块的检测结果，确定交叉开关内的连接网络以及第二接口与存储模块之间的通路是否连通，可以对交叉开关的生产缺陷进行检测，便于排查芯片故障，后续可根据自检结果，关闭出问题的存储模块，或关闭出问题的部分交叉开关所连接的存储模块，使芯片仍可以继续工作，降低芯片的报废率。
66.本公开实施例还提供了一种芯片，该芯片包括自检模块和存储模块，所述自检模
块使用如本公开任一实施例所述的芯片自检方法对存储模块进行检测。
67.在一些示例性实施方式中，自检模块包括多个，芯片还包括交叉开关，交叉开关包括m个第一接口和n个第二接口，一个第二接口与一个存储模块相连接，至少一个第一接口与一个自检模块相连接，芯片被配置为根据多个自检模块的位置以及多个自检模块的检测结果，确定自检模块与第一接口之间的通路、交叉开关内的连接网络以及第二接口与存储模块之间的通路是否连通。
68.示例性的，仍以交叉开关为30
×
780，第0层：5个6
×
6子交叉开关；第1层：6个5
×
5子交叉开关；第2层：30个1
×
26子交叉开关；存储模块：780个为例，下面以以下几组交叉开关缺陷为例（假设全部存储模块内没有缺陷），来示例性说明本公开实施例的芯片自检方法。
69.例10：如图12所示，假设交叉开关缺陷位置为第0层子交叉开关cb0_6*6 0的第2个出口与第1层子交叉开关cb1_5*5 1的第1个入口之间位置，即图12中的叉叉（x）位置。
70.在进行自检检测时，位于子交叉开关cb0_6*6 0所有入口（即第一接口）的自检模块，检测交叉开关的该入口到交叉开关的全部出口（即第二接口）之间通路的访问情况，其检测结果为：780个标志位：{{520{1’b1}}, {130{1’b0}}, {130{1’b1}}}。
71.位于子交叉开关cb0_6*6 0所有入口（即第一接口）以外的自检模块，检测交叉开关的该入口到交叉开关的全部出口（即第二接口）之间通路的访问情况，其检测结果为：780个标志位：全1。
72.例11：如图13所示，假设交叉开关缺陷位置为第0层子交叉开关cb0_6*6 0的第1个入口位置，即图13中的叉叉（x）位置。
73.在进行自检检测时，位于子交叉开关cb0_6*6 0的第一个入口（即第一接口）的自检模块，检测交叉开关的该入口（即第一接口）到交叉开关的全部出口（即第二接口）之间通路的访问情况，其检测结果为：780个标志位：全0。
74.位于子交叉开关cb0_6*6 0的第一个入口（即第一接口）以外的自检模块，检测交叉开关的该入口（即第一接口）到交叉开关的全部出口（即第二接口）之间通路的访问情况，其检测结果为：780个标志位：全1。
75.本公开实施例的自检模块可以例化在交叉开关m个第一接口中的任意一个或多个位置来检查该接口访问n个存储模块任意地址的功能。此外，本公开实施例的自检模块可以进行多线程检测，提高检测速度。通过配置地址配置参数信息和数据配置参数信息，本公开实施例的自检模块可以发出检测激励范围内的任意值；可以对任意指定地址发起连续检测；可以对任意指定存储模块发起重复检测；可以覆盖交叉开关所接存储模块的全部地址深度；可以对存储模块内任意地址排列方式进行测试。
76.在本公开实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术
语在本公开中的含义。
77.本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。
78.虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本公开的保护范围，仍须以所附的权利要求书所界定的范围为准。

技术特征：

1.一种芯片自检方法，其特征在于，所述芯片包括自检模块和存储模块，所述芯片自检方法包括：所述自检模块接收外部输入的地址配置参数信息和数据配置参数信息；所述自检模块根据所述地址配置参数信息，确定要检测的存储模块；所述自检模块根据所述数据配置参数信息，对所述存储模块进行数据填充；所述自检模块向要检测的存储模块发送读请求，接收所述读请求返回的数据；所述自检模块比较所述读请求返回的数据与填充的数据是否相同，根据比较结果确定所述存储模块检测是否通过。2.根据权利要求1所述的芯片自检方法，其特征在于，所述地址配置参数包括：检测起始地址、地址跳转小步进、小步进次数、地址跳转大步进、总检测次数；所述自检模块根据所述地址配置参数信息，确定要检测的存储模块，包括：所述自检模块比较所述小步进次数的值与总检测次数的值的大小；当所述小步进次数的值大于或等于所述总检测次数的值时，所述自检模块确定要检测的轮数为一轮，该轮要检测的存储模块的起始地址为所述检测起始地址的值，该轮要检测的存储模块的地址之间的步进值为所述地址跳转小步进的值，该轮要检测的次数为所述总检测次数的值；当所述小步进次数的值小于所述总检测次数的值时，所述自检模块确定要检测的轮数为n轮，其中，n=
⌈
总检测次数/小步进次数
⌉
，
⌈ ⌉
表示向上取整运算符，第一轮要检测的存储模块的起始地址为所述检测起始地址的值，第i轮要检测的存储模块的起始地址为第i-1轮最后一个检测的存储模块的地址与所述地址跳转大步进的值的和，i为2至n之间的自然数；每一轮要检测的存储模块的地址之间的步进值为所述地址跳转小步进的值；前n-1轮要检测的次数为小步进次数的值，第n轮要检测的次数为m，m=总检测次数-（n-1）*小步进次数。3.根据权利要求1所述的芯片自检方法，其特征在于，所述存储模块包括n个，每个所述存储模块包括d个地址，d为大于1的自然数，地址0至地址n*d-1连续，存储模块x第y个地址为地址n*y+x，x为0至n-1之间的自然数，y为0至d-1之间的自然数。4.根据权利要求3所述的芯片自检方法，其特征在于，所述数据配置参数信息包括起始填充数据和数据填充步进，地址a被填充的数据为{起始填充数据+数据填充步进*a}，a为0至n*d-1之间的自然数。5.根据权利要求3所述的芯片自检方法，其特征在于，所述芯片自检方法还包括：所述自检模块设置n个标志位，每个标志位用于标识一个存储模块内部的部分地址或所有地址的检测是否通过。6.根据权利要求3所述的芯片自检方法，其特征在于，所述自检模块根据数据配置参数信息，对所述存储模块进行数据填充，包括以下任意一种：所述自检模块根据数据配置参数信息，对所有所述存储模块的所有地址进行数据填充；所述自检模块根据数据配置参数信息，对要检测的所述存储模块的所有地址进行数据填充；所述自检模块根据数据配置参数信息，对要检测的所述存储模块的要检测的地址进行数据填充。
7.根据权利要求1所述的芯片自检方法，其特征在于，所述自检模块对要检测的存储模块的每个地址进行多组检测，所述多组检测包括：对每个地址的每一位进行写0检测、对每个地址的每一位进行写1检测、对每个地址的每一位进行先写0再写1的检测、对每个地址的每一位进行先写1再写0的检测。8.根据权利要求1所述的芯片自检方法，其特征在于，所述芯片还包括交叉开关，所述交叉开关包括m个第一接口和n个第二接口，一个第二接口与一个存储模块相连接，至少一个第一接口与一个自检模块相连接，所述交叉开关包括一层或多层全连接网络，所述芯片自检方法还包括：所述自检模块根据所述存储模块的检测结果，确定所述交叉开关内的全连接网络以及所述第二接口与所述存储模块之间的通路是否连通。9.一种芯片，其特征在于，所述芯片包括自检模块和存储模块，所述自检模块使用如权利要求1至8任一所述的芯片自检方法对所述存储模块进行检测。10.根据权利要求9所述的芯片，其特征在于，所述自检模块包括多个，所述芯片还包括交叉开关，所述交叉开关包括m个第一接口和n个第二接口，一个第二接口与一个存储模块相连接，至少一个第一接口与一个自检模块相连接，所述交叉开关包括一层或多层全连接网络，所述芯片被配置为根据多个所述自检模块的位置以及多个所述自检模块的检测结果，确定所述自检模块与所述第一接口之间的通路、所述交叉开关内的全连接网络以及所述第二接口与所述存储模块之间的通路是否连通。

技术总结

一种芯片自检方法及芯片，所述芯片包括自检模块和存储模块，所述芯片自检方法包括：自检模块接收外部输入的地址配置参数信息和数据配置参数信息；自检模块根据地址配置参数信息，确定要检测的存储模块；自检模块根据数据配置参数信息，对存储模块进行数据填充；自检模块向要检测的存储模块发送读请求，接收读请求返回的数据；自检模块比较所述读请求返回的数据与填充的数据是否相同，根据比较结果确定所述存储模块检测是否通过。本公开能够精确定位芯片中工作异常的存储模块，便于排查芯片故障，降低芯片的报废率。降低芯片的报废率。降低芯片的报废率。