适用于内容可寻址存储器的屏蔽电路与预充电电路的制作方法

1.本发明涉及一屏蔽电路与一预充电电路，尤其是涉及适用于一内容可寻址存储器(content addressable memory；cam)的一屏蔽电路与一预充电电路。

背景技术：

2.图1显示一传统的内容可寻址存储器(content addressable memory；cam)基本单元100，包括一储存元件110与一对比元件120。储存元件110用来储存一写入内容，对比元件120用来对比该写入内容与一输入内容，以输出一对比结果至一匹配线路供后端的电路使用。该写入内容的储存是通过对一字线(word line)与一位线(bit line)的控制；该输入内容的提供是通过对一搜索位线(search bit line)的控制。图1中，该位线包括一正端位线(blp)与一负端位线(bln)，该搜索位线包括一正端搜索位线(sblp)与一负端搜索位线(sbln)。
3.图2显示一传统的cam阵列(cam array)基本架构200，包括多个cam基本单元210、多个预充电电路220与一搜索资料暂存器/搜索位线驱动器230，其中每个cam基本单元(cam cell)210为图1所示的cam基本单元100；每列基本单元210搭配一个预充电电路220；该些预充电电路220依据一匹配线路预充电信号(mlpr)以充电或放电每列基本单元210的一匹配线路；搜索资料暂存器/搜索位线驱动器230控制每行cam基本单元210的搜索位线，以提供一输入内容。当cam阵列基本架构200运作时，一预充电电路220会先充电被选择的cam基本单元210的匹配线路，使其电平达到一高电平(逻辑1)；在搜索资料暂存器/搜索位线驱动器230提供一输入内容后，该cam基本单元210会对比其储存内容与该输入内容，以产生一对比结果；当该对比结果指出该储存内容与该入内容不同时，该预充电电路220会放电该匹配线路，使其电平降至一低电平(逻辑0)；当该对比结果指出该储存内容与该入内容相同时，该预充电电路220不对该匹配线路做任何动作，以让它保持在该高电平。图2的串联的cam基本单元210的连接架构通常称为或非型匹配线路(nor type match line)架构。值得注意的是，图2的每列基本单元210连接一字线驱动器(word line driver)(未示出)，以接收一字线信号(wl)。
4.请参阅图1和图2。对一传统的cam阵列而言，一cam基本单元的储存元件(例如：图1的储存元件110)与对比元件(例如：图1的对比元件120)的动作是采取独立控制的；基本上，该cam阵列的读取操作可以和对比操作同时进行，但该cam阵列的写入操作又会影响对比操作。更明确地说，当该cam基本单元在执行写入操作时，针对该cam基本单元执行的对比操作的结果可能会有误判。
5.一般而言，为了避免写入动作造成的对比误判，一传统的cam阵列的后端须加入一复杂的判断电路来处理，这导致了设计与制造的成本增加。

技术实现要素：

6.本发明的目的之一在于提供一种屏蔽电路与一种预充电电路，以避免先前技术的
问题。
7.本发明的屏蔽电路的一实施例适用于一内容可寻址存储器(content addressable memory；cam)，该实施例包括一屏蔽控制电路与一电平控制电路。该屏蔽控制电路用来依据一第一信号与一第二信号产生一屏蔽信号，其中当该第一信号与该第二信号对应一第一电平时，该屏蔽信号为一第一屏蔽信号，当该第一信号与该第二信号对应不同电平时，该屏蔽信号为一第二屏蔽信号，该第一屏蔽信号不同于该第二屏蔽信号。该电平控制电路用来依据该屏蔽信号产生一电平控制信号，以决定是否将一输出端的电平拉至一预定电平，其中该输出端耦接至该内容可寻址存储器的一匹配线路。当该屏蔽信号为该第一屏蔽信号时，该电平控制电路将该输出端的电平拉至该预定电平；当该屏蔽信号为该第二屏蔽信号时，该电平控制电路不影响该输出端的电平。
8.本发明的预充电电路的一实施例适用于一内容可寻址存储器。该实施例包括一屏蔽控制电路、一充电控制电路与一放电控制电路。该屏蔽控制电路用来依据一字线信号与一允许写入信号产生一屏蔽信号，其中当该字线信号与该允许写入信号对应一第一电平时，该屏蔽信号为一第一屏蔽信号，当该字线信号与该允许写入信号对应不同电平时，该屏蔽信号为一第二屏蔽信号，该第一屏蔽信号不同于该第二屏蔽信号。该充电控制电路用来依据一匹配线路预充电信号以及该屏蔽信号产生一充电控制信号，以决定是否充电一匹配线路，其中当该屏蔽信号为该第一屏蔽信号时，该屏蔽信号屏蔽该匹配线路预充电信号的变化，从而该充电控制信号不随着该匹配线路预充电信号而变，当该屏蔽信号为该第二屏蔽信号时，该屏蔽信号不屏蔽该匹配线路预充电信号的变化，从而该充电控制信号随着该匹配线路预充电信号而变。该放电控制电路用来依据该屏蔽信号产生一放电控制信号，以决定是否放电该匹配线路，其中当该屏蔽信号屏蔽该匹配线路预充电信号的变化时，该放电控制信号放电该匹配线路。
9.本发明的预充电电路的另一实施例包括一屏蔽控制电路、一充电控制电路与一放电控制电路。该屏蔽控制电路用来依据一字线信号与一允许写入信号以耦接或去耦(decouple)一充电端与该充电控制电路，其中当该字线信号与该允许写入信号的任一个对应一第一电平时，该屏蔽控制电路耦接该充电端与该充电控制电路；当该字线信号与该允许写入信号均不对应该第一电平时，该屏蔽控制电路去耦该充电端与该充电控制电路。该充电控制电路用来依据一匹配线路预充电信号以决定是否充电一匹配线路，其中当该匹配线路预充电信号对应一第二电平时，该充电控制电路决定充电该匹配线路；当该匹配线路预充电信号对应该第一电平时，该充电控制电路决定不充电该匹配线路。该放电控制电路用来依据该字线信号与该允许写入信号以决定是否放电该匹配线路，其中当该字线信号与该允许写入信号均对应该第二电平时，该放电控制电路决定放电该匹配线路；当该字线信号与该允许写入信号的任一个不对应该第二电平时，该放电控制电路决定不放电该匹配线路。
10.有关本发明的特征、实作与功效，将如下结合附图针对优选实施例做详细说明。
附图说明
11.图1显示一传统的内容可寻址存储器基本单元；
12.图2显示一传统的内容可寻址存储器阵列基本架构；
13.图3显示本发明的预充电电路的一实施例；
14.图4显示图3的屏蔽控制电路、充电控制电路与放电控制电路的一实施例；
15.图5显示本发明的预充电电路的另一实施例；
16.图6显示图5的屏蔽控制电路、充电控制电路与放电控制电路的一实施例；
17.图7显示在写入操作期间的一信号关系示意图；以及
18.图8显示在写入操作期间的另一信号关系示意图。
具体实施方式
19.本发明提出一种预充电电路与一种屏蔽电路，能够决定是否屏蔽一内容可寻址存储器(content addressable memory；cam)基本单元的对比结果，有利于降低cam的电路设计的复杂度。本发明的预充电电路与屏蔽电路适用于具有或非型匹配线路(nor type match line)架构的cam；更明确地说，本发明的该预充电电路可取代图2的预充电电路220的每一个，且相较于预充电电路220，本发明的该预充电电路会接收一字线信号与一允许写入信号，并据以运作。另外，本发明的预充电电路可接收一时序控制器(timing controller)所产生的一系统时钟，并据以运作。上述字线信号、允许写入信号与系统时钟的产生与控制是根据已知或自行开发的技术来实现，且不属于本发明的讨论范围，故它们的细节于本说明书中省略。
20.图3显示本发明的预充电电路的一实施例。图3的预充电电路300包括一屏蔽控制电路310、一充电控制电路320与一放电控制电路330，该些电路说明如下。
21.请参阅图3。屏蔽控制电路310用来依据一字线信号wl与一允许写入信号we产生一屏蔽信号ms。当该字线信号wl与该允许写入信号we均对应一第一电平(例如：逻辑1的电平，像是高电平)时，该屏蔽信号ms为一第一屏蔽信号；当该字线信号wl与该允许写入信号we对应不同电平时，该屏蔽信号ms为一第二屏蔽信号，该第一屏蔽信号不同于该第二屏蔽信号。值得注意的是，当该字线信号wl与该允许写入we信号均对应一第二电平(例如：逻辑0的电平，像是低电平)时，该屏蔽信号ms为该第二屏蔽信号。
22.请参阅图3。充电控制电路320用来依据一匹配线路预充电信号mlpr以及该屏蔽信号ms产生一充电控制信号(例如：图4的充电控制信号“cg”)，以决定是否充电一匹配线路。当该屏蔽信号ms为该第一屏蔽信号时，该屏蔽信号ms屏蔽该匹配线路预充电信号mlpr的变化，从而该充电控制信号不会随着该匹配线路预充电信号mlpr而变；当该屏蔽信号ms为该第二屏蔽信号时，该屏蔽信号ms不屏蔽该匹配线路预充电信号mlpr的变化，从而该充电控制信号会随着该匹配线路预充电信号mlpr而变。
23.请参阅图3。放电控制电路330用来依据该屏蔽信号ms产生一放电控制信号(例如：图4的放电控制信号“dcg”)，以决定是否放电该匹配线路。当该屏蔽信号ms屏蔽该匹配线路预充电信号mlpr的变化时，该放电控制信号放电该匹配线路。
24.图4显示图3的屏蔽控制电路310、充电控制电路320与放电控制电路330的一实施例。屏蔽控制电路310包括一第一与非门(nand gate)312，第一与非门312用来依据该字线信号wl与该允许写入信号we产生该屏蔽信号ms。充电控制电路320包括一第二与非门322，其用来依据该匹配线路预充电信号mlpr以及该屏蔽信号ms产生一充电控制信号cg。充电控制电路320进一步包括一第一开关324(例如：p型半导体)，其用来依据该充电控制信号cg以
耦接或去耦(decouple)一充电端(例如：电源端vdd)与该匹配线路。放电控制电路330包括一反相器332，其用来依据该屏蔽信号ms产生一放电控制信号dcg。放电控制电路330进一步包括一第二开关334(例如：n型半导体)，其用来依据该放电控制信号dcg以耦接或去耦该匹配线路与一放电端(例如：接地端gnd)。
25.值得注意的是，图4的第一与非门312、第二与非门322与反相器332的组合可由其它逻辑元件的组合来取代；换言之，图4的实施例不是对本发明的实施加以限制。由于本领域具有公知常识的技术人员可依据本发明的教导以及本领域的通常知识，实现上述逻辑元件的组合的取代，冗余的说明在此省略。
26.另外值得注意的是，图3的充电控制电路320可根据实施需求选择性地被省略。当充电控制电路320被省略时，图3的电路作为一屏蔽电路包括屏蔽控制电路310与放电控制电路330；此时，该屏蔽电路可以不考虑前述匹配线路是否被充电。更明确地说，当该屏蔽电路放电该匹配线路时，即便该匹配线路也同时地依据前述匹配线路预充电信号mlpr而被充电，该充电端与该放电端之间的漏电路径不会实质地影响该屏蔽电路的运作。若要避免该漏电路径，本领域具有公知常识的技术人员可根据任何已知或自行开发的方式来避免该匹配线路同时地被预充电与被放电；举例而言，根据对该允许写入信号we及/或该匹配线路预充电信号mlpr的时序控制可以达到以下效果：在写入资料至cam的阶段内，当该屏蔽信号ms为该第一屏蔽信号(亦即：该允许写入信号we的电平为该第一电平)以放电该匹配线路时，该匹配线路预充电信号mlpr的电平为该第二电平，而不会预充电该匹配线路。在实施为可能的情形下，该字线信号wl与该允许写入信号we可由其它信号取代；放电控制电路330可由一电平控制电路取代，此时该放电端被一预定电平端取代，该预定电平端的电平为一预定电平，其中电平控制电路的一实施例即为放电控制电路330。
27.图5显示本发明的预充电电路的另一实施例。图5的预充电电路500包括一屏蔽控制电路510、一充电控制电路520与一放电控制电路530。这些电路说明如下。
28.请参阅图5。屏蔽控制电路510用来依据一字线信号wl与一允许写入信号we以耦接或去耦一充电端(例如：图6的电源端vdd)与充电控制电路520。当该字线信号wl与该允许写入信号we的任一个对应一第一电平(例如：逻辑0的电平，像是低电平)时；屏蔽控制电路510耦接该充电端与充电控制电路520；当该字线信号wl与该允许写入信号we均不对应该第一电平时，屏蔽控制电路510去耦该充电端与充电控制电路520。举例而言，当该字线信号wl与该允许写入信号we均对应一第二电平(例如：逻辑1的电平，像是高电平)时，屏蔽控制电路510去耦该充电端与充电控制电路520。
29.请参阅图5。充电控制电路520用来依据一匹配线路预充电信号mlpr以决定是否充电一匹配线路(ml)。当该匹配线路预充电信号mlpr对应该第二电平(例如：高电平)时，充电控制电路520决定充电该匹配线路；当该匹配线路预充电信号mlpr对应该第一电平(例如：低电平)时，充电控制电路520决定不充电该匹配线路。
30.请参阅图5。放电控制电路530用来依据该字线信号wl与该允许写入信号en以决定是否放电该匹配线路，其中当该字线信号wl与该允许写入信号en均对应该第二电平(例如：高电平)时，放电控制电路530决定放电该匹配线路；当该字线信号wl与该允许写入信号en的任一个不对应该第二电平(例如：至少有一个不为高电平)时，放电控制电路530决定不放电该匹配线路。举例而言，当该字线信号wl与该允许写入信号en的任一个对应该第一电平
时，放电控制电路530决定不放电该匹配线路。
31.图6显示图5的屏蔽控制电路510、充电控制电路520与放电控制电路530的一实施例。屏蔽控制电路510包括一第一开关512(例如：pmos晶体管)与一第二开关514(例如：pmos晶体管)。第一开关512耦接于一充电端vdd与充电控制电路520之间，用来依据该允许写入信号we以耦接或去耦该充电端vdd与充电控制电路520。第二开关514耦接于该充电端vdd与充电控制电路520之间，用来依据该字线信号wl以耦接或去耦该充电端vdd与充电控制电路520。充电控制电路520包括一反相器522与一第三开关524(例如：pmos晶体管)。反相器522用来依据该匹配线路预充电信号mlpr产生一反相匹配线路预充电信号，以决定是否充电一匹配线路；反相器522与第三开关524可由一单一开关(例如：nmos晶体管)取代，该单一开关的控制逻辑相反于第三开关524的控制逻辑。第三开关524用来依据该反相匹配线路预充电信号以耦接或去耦屏蔽控制电路510与该匹配线路。放电控制电路530包括一第四开关532与一第五开关534(例如：nmos晶体管)。第四开关532耦接于该匹配线路与第五开关534之间，用来依据该字线信号wl以耦接或去耦该匹配线路与该第五开关534。第五开关534耦接于第四开关532与一放电端(例如：接地端gnd)之间，用来依据该允许写入信号we以耦接或去耦第四开关532与该放电端。于一替代实施例中，第四开关532依据该允许写入信号we以启闭，而第五开关534依据该字线信号wl以启闭。
32.值得注意的是，前述每条匹配线路可经由一感测放大器(sense amplifier)(未显示)耦接至一后端电路(未显示)，该感测放大器可于一锁定致动(latch active)期间取样该匹配线路上的信号，以输出取样到的信号的电平(逻辑1或逻辑0)作为一匹配输出(match out)给该后端电路。由于上述感测放大器与后端电路的设置与操作可根据实施需求根据已知或自行开发的技术来实现，且不属于本发明的讨论范围，故它们的细节在此省略。
33.图7显示在写入操作期间该系统时钟(sclk，未标示于前面图中)、该匹配线路预充电信号mlpr、该字线信号wl与允许写入信号we、该匹配线路上的信号(ml，未标示于前面图中)、该感测放大器的锁定致动信号(sa latch active，未标示于前面图中)以及该匹配输出(mo，未标示于前面图中)的一范例性的示意图。如图7所示，于每个系统时钟的周期内，该匹配线路预充电信号mlpr先进入一运算阶段(evaluation phase for comparison)，再进入一预充电阶段(pre-charge phase)；当该字线信号wl与该允许写入信号we的电平为高时，前述放电控制电路330/530对该匹配线路进行放电，从而拉低该匹配线路上的信号的电平(对应图中信号ml上标示为“对匹配线路进行放电”的区间)，使得该匹配输出的电平为逻辑0(对应图中信号mo上标示为“逻辑0”的区间)。图8显示在写入操作期间该系统时钟、该匹配线路预充电信号mlpr、该字线信号wl与允许写入信号we、该匹配线路上的信号、该感测放大器的信号以及该匹配输出的另一范例性的示意图；相较于图7，图8的每个系统时钟的周期内，该匹配线路预充电信号mlpr先进入一预充电阶段，再进入一运算阶段。
34.值得注意的是，图2的每列cam基本单元210可以整合为一已知的阶层式架构，该阶层式架构共用一总体匹配线路(global match line)，此时图3/5的预充电电路300/500仍可如前所述般，选择性地屏蔽该匹配线路预充电信号mlpr的变化，以控制该总体匹配线路的信号电平。简言之，图3/5的预充电电路300/500可适用于多种cam架构，尤其是具有或非型匹配线路架构的cam。
35.请注意，在实施为可能的前提下，本技术领域具有公知常识的技术人员可选择性
地实施前述任一实施例中部分或全部技术特征，或选择性地实施前述多个实施例中部分或全部技术特征的组合，以此增加本发明实施时的可选择性。
36.综上所述，本发明能够判断是否屏蔽cam基本单元的对比结果，有利于降低cam的电路设计的复杂度，从而降低cam的设计与制造成本。
37.虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域具有公知常识的技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须根据本说明书的权利要求书所界定为准。
38.附图标记说明：
39.100：传统的内容可寻址存储器基本单元
40.110：储存元件
41.120：对比元件
42.blp：正端位线
43.bln：负端位线
44.sblp：正端搜索位线
45.sbln：负端搜索位线
46.200：传统的内容可寻址存储器阵列基本架构
47.210：内容可寻址存储器基本单元
48.220：预充电电路
49.230：搜索资料暂存器/搜索位线驱动器
50.mlpr：匹配线路预充电信号
51.wl：字线信号
52.300：预充电电路
53.310：屏蔽控制电路
54.320：充电控制电路
55.330：放电控制电路
56.wl：字线信号
57.we：允许写入信号
58.ms：屏蔽信号
59.mlpr：匹配线路预充电信号
60.312：第一与非门
61.322：第二与非门
62.324：第一开关
63.332：反相器
64.334：第二开关
65.cg：充电控制信号
66.dcg：放电控制信号
67.vdd：电源端
68.500：预充电电路
69.510：屏蔽控制电路
70.520：充电控制电路
71.530：放电控制电路
72.512：第一开关
73.514：第二开关
74.522：反相器
75.524：第三开关
76.532：第四开关
77.534：第五开关
78.sclk：系统时钟
79.ml：匹配线路上的信号
80.sa latch active：感测放大器的锁定致动信号
81.mo：匹配输出

技术特征：

1.一种屏蔽电路，适用于一内容可寻址存储器，所述屏蔽电路包括：一屏蔽控制电路，用来依据一第一信号与一第二信号产生一屏蔽信号，其中当所述第一信号与所述第二信号对应一第一电平时，所述屏蔽信号为一第一屏蔽信号，当所述第一信号与所述第二信号对应不同电平时，所述屏蔽信号为一第二屏蔽信号，所述第一屏蔽信号不同于所述第二屏蔽信号；以及一电平控制电路，用来依据所述屏蔽信号产生一电平控制信号，以决定是否将一输出端的一电压电平拉至一预定电平，其中所述输出端耦接至所述内容可寻址存储器的一匹配线路；当所述屏蔽信号为所述第一屏蔽信号时，所述电平控制电路将所述输出端的所述电压电平拉至所述预定电平；以及当所述屏蔽信号为所述第二屏蔽信号时，所述电平控制电路不影响所述输出端的所述电压电平。2.根据权利要求1所述的屏蔽电路，其特征在于，所述第一信号为用于所述内容可寻址存储器的一字线信号，所述第二信号为用于所述内容可寻址存储器的一允许写入信号。3.根据权利要求1所述的屏蔽电路，其特征在于，当所述屏蔽信号为所述第一屏蔽信号时，一匹配线路预充电信号的电平为一第二电平；所述匹配线路预充电信号用来决定是否预充电所述匹配线路；当所述匹配线路预充电信号为所述第二电平时，所述匹配线路预充电信号决定不预充电所述匹配线路；以及当所述匹配线路预充电信号为所述第一电平时，所述匹配线路预充电信号决定预充电所述匹配线路。4.根据权利要求1所述的屏蔽电路，其特征在于，所述屏蔽控制电路包括一与非门，所述与非门用来依据所述第一信号与所述第二信号产生所述屏蔽信号。5.根据权利要求1所述的屏蔽电路，其特征在于，所述电平控制电路包括：一反相器，用来依据所述屏蔽信号产生所述电平控制信号；以及一开关，耦接于所述输出端与一预定电平端之间，所述开关用来依据所述电平控制信号以耦接或去耦所述输出端与所述预定电平端，所述预定电平端的电平为所述预定电平。6.一种预充电电路，适用于一内容可寻址存储器，所述预充电电路包括：一屏蔽控制电路，用来依据一字线信号与一允许写入信号产生一屏蔽信号，其中当所述字线信号与所述允许写入信号对应一第一电平时，所述屏蔽信号为一第一屏蔽信号，当所述字线信号与所述允许写入信号对应不同电平时，所述屏蔽信号为一第二屏蔽信号，所述第一屏蔽信号不同于所述第二屏蔽信号；一充电控制电路，用来依据一匹配线路预充电信号以及所述屏蔽信号产生一充电控制信号，以决定是否充电一匹配线路，其中当所述屏蔽信号为所述第一屏蔽信号时，所述屏蔽信号遮蔽所述匹配线路预充电信号的变化，使所述充电控制信号不随着所述匹配线路预充电信号而变，当所述屏蔽信号为所述第二屏蔽信号时，所述屏蔽信号不遮蔽所述匹配线路预充电信号的变化，使所述充电控制信号随着所述匹配线路预充电信号而变；以及一放电控制电路，用来依据所述屏蔽信号产生一放电控制信号，以决定是否放电所述匹配线路，其中当所述屏蔽信号遮蔽所述匹配线路预充电信号的变化时，所述放电控制信号放电所述匹配线路。7.一种预充电电路，适用于一内容可寻址存储器，所述预充电电路包括一屏蔽控制电路、一充电控制电路与一放电控制电路，其中：
所述屏蔽控制电路用来依据一字线信号与一允许写入信号以耦接或去耦一充电端与所述充电控制电路，其中当所述字线信号与所述允许写入信号的任一个对应一第一电平时，所述屏蔽控制电路耦接所述充电端与所述充电控制电路，当所述字线信号与所述允许写入信号均不对应所述第一电平时，所述屏蔽控制电路去耦所述充电端与所述充电控制电路；所述充电控制电路用来依据一匹配线路预充电信号以决定是否充电一匹配线路，其中当所述匹配线路预充电信号对应一第二电平时，所述充电控制电路决定充电所述匹配线路，当所述匹配线路预充电信号对应所述第一电平时，所述充电控制电路决定不充电所述匹配线路；以及所述放电控制电路用来依据所述字线信号与所述允许写入信号以决定是否放电所述匹配线路，其中当所述字线信号与所述允许写入信号均对应所述第二电平时，所述放电控制电路决定放电所述匹配线路，当所述字线信号与所述允许写入信号的任一个不对应所述第二电平时，所述放电控制电路决定不放电所述匹配线路。8.根据权利要求7所述的预充电电路，其特征在于，所述屏蔽控制电路包括：一第一开关，耦接于所述充电端与所述充电控制电路之间，用来依据所述允许写入信号以耦接或去耦所述充电端与所述充电控制电路；以及一第二开关，耦接于所述充电端与所述充电控制电路之间，用来依据所述字线信号以耦接或去耦所述充电端与所述充电控制电路。9.根据权利要求8所述的预充电电路，其特征在于，所述充电控制电路包括：一反相器，用来依据所述匹配线路预充电信号产生一反相匹配线路预充电信号，以决定是否充电所述匹配线路；以及一第三开关，用来依据所述反相匹配线路预充电信号以耦接或去耦所述屏蔽控制电路与所述匹配线路。10.根据权利要求9所述的预充电电路，其特征在于，所述放电控制电路包括：一第四开关，耦接于所述匹配线路与一第五开关之间，用来依据一第一信号以耦接或去耦所述匹配线路与所述第五开关，所述第一信号为所述字线信号与所述允许写入信号的其中之一；以及一第五开关，耦接于所述第四开关与一放电端之间，用来依据一第二信号以耦接或去耦所述第四开关与所述放电端，所述第二信号为所述字线信号与所述允许写入信号的其中之一，且所述第二信号不同于所述第一信号。

技术总结

本发明公开了一种屏蔽电路，适用于一内容可寻址存储器，该屏蔽电路包括一屏蔽控制电路与一电平控制电路。该屏蔽控制电路用来依据一字线信号与一允许写入信号产生一屏蔽信号，其中当该二信号对应一第一电平时，该屏蔽信号为一第一屏蔽信号，当该二信号对应不同电平时，该屏蔽信号为一第二屏蔽信号，该二屏蔽信号相异。该电平控制电路用来依据该屏蔽信号产生一电平控制信号，以决定是否将一输出端的电压电平拉至一预定电平，其中该输出端耦接至该内容可寻址存储器的一匹配线路。当该屏蔽信号为该第一屏蔽信号时，该电平控制电路将该输出端的电压电平拉至该预定电平；当该屏蔽信号为该第二屏蔽信号时，该电平控制电路不影响该输出端的电压电平。的电压电平。的电压电平。