芯⽚，是⽆数设计⼯程师们烧死很多脑细胞后产⽣的作品，完全可以称得上是当代的艺术品。
⽆论是电⼯们，还是科技⼩⽩，甚⾄是⼤妈们，离开了芯⽚，⽣活都⽆法继续（是不是说得太
严重了）。
集成电路是怎么来得呢，当然是设计出来的呗，这不是废话吗？但是，你知道具体的设计流程 吗？下⾯，就请⽬不转睛地跟着我们来了解集成电路的完整设计制造流程。
常见的集成电路分为数字、模拟和数模混合三⼤类，我们分头来说。
数字集成电路设计
数字集成电路设计多采⽤⾃顶向下设计⽅式，⾸先是系统的⾏为级设计，确定芯⽚的功能、性
能，允许的芯⽚⾯积和成本等。然后是进⾏结构设计，根据芯⽚的特点，将其划分成接⼝清
晰、相互关系明确的、功能相对独⽴的⼦模块。接着进⾏逻辑设计，这⼀步尽量采⽤规则结构
来实现，或者利⽤已经验证过的逻辑单元。接下来是电路级设计，得到可靠的电路图。最后就 1 系统功能描述
系统功能描述主要确定集成电路规格并做好总体设计⽅案。其中，系统规范主要是针对整个电
⼦系统性能的描述，是系统最⾼层次的抽象描述，包括系统功能、性能、物理尺⼨、设计模
式、制造⼯艺等。
CC数据
功能设计主要确定系统功能的实现⽅案，通常是给出系统的时序图及各⼦模块之间的数据流
图，附上简单的⽂字，这样能更清晰的描述设计功能和内部结构。为了使整个设计更易理解，
⼀般在描述设计可见功能之后，对系统内部各个模块及其相互连接关系也进⾏描述。描述从系
统应⽤⾓度看，需要说明该设计适⽤场合、功能特性、在输⼊和输出之间的数据变换。
2 逻辑设计
逻辑设计是将系统功能结构化。通常以⽂本、原理图、逻辑图表⽰设计结果，有时也采⽤布尔
表达式来表⽰设计结果。依据设计规范完成模块寄存器传输级代码编写，并保证代码的可综
合、清晰简洁、可读性，有时还要考虑模块的复⽤性。
射频调制器
随后进⾏功能仿真和FPGA 验证，反复调试得到可靠的源代码。其中，还要对逻辑设计的RTL
级电路设计进⾏性能及功能分析，主要包括代码风格、代码覆盖率、性能、可测性和功耗评估
等。
3 电路设计
电路设计⼤体分为逻辑实现、版图前验证和版图前数据交付三个阶段。逻辑实现将逻辑设计表
达式转换成电路实现，即⽤芯⽚制造商提供的标准电路单元加上时间约束等条件，使⽤尽可能
少的元件和连线完成从RTL描述到综合库单元之间的映射，得到⼀个在⾯积和时序上满⾜需求
mppt算法
的门级⽹表。时钟树插⼊也将在逻辑实现中完成，插⼊时钟树后，再进⾏逻辑综合、功耗优化和扫描
链插⼊后得到门级⽹表，并通过延迟计算得到相关标准延时格式(SDF)⽂件。版图前验证利⽤逻辑实现得到的相关门级⽹表和SDF⽂件，进⾏门级逻辑仿真和测试综合，包括静态时序仿真、动态仿真、功耗分析、⾃动测试图形⽣成等，经过版图前验证得到的电路设计门级⽹表必须要满⾜⼀定的时序/功耗约束要求。
4 物理设计
物理设计就是版图设计。将综合得到的⽹表和时序约束⽂件导⼊EDA 软件中，进⾏布局布线，⽣成符合设计要求的Layout，在完成了全部的Layout 之后，利⽤相关提取软件进⾏寄⽣参数提取，并重新反馈到物理实现的布局布线软件中，进⾏时序计算和重新优化，直到得到满意的时序结果为⽌。这时可以⽣产包含精确寄⽣信息的SDF ⽂件，与布局布线后⽣成的⽹表⼀道进⾏时序分析。时序分析通过后，就可以导出布局布线后的GDS 格式的版图数据，供后续流程使⽤。
5 设计验证
在版图设计完成之后，⾮常重要的⼀步⼯作就是版图验证。版图验证保证了芯⽚依照其设计功能准确⽆误地实现，主要包括设计规则检查(DRC)、电路版图对照检查(LVS)、版图的电路提取(NE)、电学规则检查(ERC)和寄⽣参数提取(PE)。
模拟集成电路设计
1 数字时代下的模拟电路
早在20世纪80年代初期，就有⼈预⾔模拟电路即将消失。当时，数字信号处理算法的功能⽇益增强，⽽VLSI 技术的发展⼜使得在⼀块芯⽚上集成数百万、上千万个晶体管成为可能。由于这些算法可以在硅⽚上紧凑⽽有效的实现，所以许多传统上采⽤模拟电路形式来实现的功能很容易在数字领域内完成，例如，数字⾳频和⽆线蜂窝电话。
2 模拟集成电路设计流程
完成⼀个模拟集成电路的设计，需要多个步骤，具体包括：①规格定义；②电路结构选择以及⼯艺确定；③具体电路设计；④电路仿真；⑤版图设计；⑥版图验证；⑦后仿真。
①规格定义
通常，电路设计的规格定义始于⼀份清晰的问题报告书。在提出设计问题之前就应当对所要研究和设计对象的需求有⼀个全⾯、清晰的了解。这种需求可能表现在性能上，也可能仅仅出于成本的考虑。不管出于哪⼀⽅⾯的考虑，设计需求最终都会转化成为具体、直观的数量指标。例如，增益需要达到90dB，带宽要求100MHz以上，以及输⼊/输出阻抗⼤⼩等。所有这些指标必须在规格定义中有所体现，以便形成具体的设计⽬标，并⽅便设计结果的检验。
②电路结构选择和⼯艺确定
⼀旦形成清晰的规格定义，就可以开始展开正式的设计过程，包括⼯艺的确定、模块电路结构的选择以及电路细节的完善。值得注意的是，虽然这个步骤被放到规格定义之后进⾏，但实际上设计的结果在相当⼤程度上会影响规格定义的有效性。
⼀⽅⾯，规格定义给出的设计指标会在很⼤程度上决定所能选⽤的⼯艺和具体的电路结构；但另⼀⽅⾯，设计所能采⽤的实现⼯艺以及可供选⽤的电路结构⼜与最终实现的性能指标息息相关。因⽽，通常在设计规格定义好之后，都会尽可能⼴泛选择⼯艺流程并精⼼设计电路结构以满⾜规格定义的要求。⼀旦需要重新修正规格定义就会导致⽆法估计的经济损失，所以应当尽量避免这种情况的出现。⼀般都会在设计阶段的初期完成⼯艺的选择。选择可能会基于成本、性能指标的要求，或者代⼯⼚的产能、上市时间等。很多时候，实际上可供选择的⼯艺实现并不会太多。
即使基于给定的流程，还存在很多与⼯艺相关的问题需要在后续的设计过程中慎重考虑。DAPs(Dependent On Absolute Parameters)、TAPs(Tolerent On Absolute Parameters)以及STMs(Sensitive To Mismatches)都会严重困扰模拟电路设计者。例如，DAPs ⽆法通过电路设计技巧来完全消除，但在某些特殊情形之下却可以⼤⼤减⼩。
当⾯临⼯艺选择和电路结构选择时，为增强设计的鲁棒性，可以遵循以下设计原则：追求较理想的TA
Ps 时，应当尽可能采⽤器件绝对数值的⽐值⽽尽量避免直接使⽤绝对值；可以进⾏敏感性分析并采⽤对⼯艺变动不敏感的结构实现设计，从⽽抑制DAPs；对于STMs，可以通过精⼼的版图设计予以排除。
模拟集成电路⼯艺
模拟集成电路⼯艺主要有三种：标准的双极型晶体管(Bipolar Transistor)、多晶硅栅CMOS 和双极型CMOS(BiCMOS)⼯艺。
双极型的优点主要是开关速度快、电流驱动能⼒强，所以主要应⽤于⾼速电路、功率放⼤器电路、⼤电流和⼤功率处理的应⽤上。但由于其器件功耗⼤，⾯积⼤，不适于⼤规模电路芯⽚。
CMOS 的主要优点是⾯积⼩、功耗低、噪声容限好，主要应⽤于数字电路的微处理器和动态存储器上。由于其模拟性能的不断提⾼，同时速度的不断改进，在模拟电路中已经逐步取代双极型⼯艺，并得到了⼴泛的使⽤。由于尺⼨⼩的优点，CMOS 已经成为⼤规模集成电路的主要⼯艺。
BiCMOS 集中了双极型和CMOS 电路两者的优点，主要应⽤于⽆线通讯设备的收发器、放⼤器及振荡器、带隙基准等电路上，某些性能要求⾼的数模混合电路也往往采⽤BiCMOS ⼯艺。
表1 给出了IC 不同⼯艺的对照，⽤户可以根据电路的⽤途，从成本和功能⽅⾯综合考虑，以选择合适
的⼯艺。
三种主流IC ⼯艺的对照⼯艺性能参数
③电路设计
在整个模拟集成电路设计流程中，电路设计可以说是最具创造性的环节，是为解决特定问题⽽构思⼀个电路的创造过程，也是⽤具体电路元件实现规格定义的过程。它要求具有对实际系统进⾏建模的能⼒，所建⽴的模型既要⾜够简单，以便可以观察到系统的运⾏情况，进⽽思考改进系统性能的⽅法；⼜要⾜够全⾯，以充分体现系统的突出特征。最终，需要电路设计⼈员能够从要求的特性出发，出满⾜这些特性的电路结构。
另外，电路设计还要求设计⼈员以不同的⽅式进⾏分析。设计者不仅要到问题所在，⽽且要明⽩如何修改系统，或者如何选择元件参数来得到期望的结果。这就是设计者需要完成的⼯作，⾄少是其中的⼀部分。相⽐于简单的电路结构选择，这⼀步骤会复杂得多，因为会涉及每⼀个电路元件具体的参数选择。例如，晶体管的长宽、电阻的⼤⼩以及精度的要求、双极型器件的⾯积设定等。更重要的是，对于商业产品的设计⽽⾔，性能指标之间的相互折衷将会贯穿整个设计过程。对于给定的⼯艺流程，这些指标间的相互冲突通常会成对出现，⽐如带宽和功耗、电压噪声幅度和电流噪声幅度间的权衡等。
除此之外，还有⼀个⾮常重要的原则是，应尽可能地加强电路的鲁棒性和可靠性，这⼀点主要针对芯⽚的⼯艺、温度和电源电压的影响⽽⾔。其中⾸要的是尽可能抑制温度变化的不良影响，其次是要尽量减⼩电源电压波动带来的性能恶化。当然，还必须考虑到⼯艺流程中不可避免存在的偏差对电路性能的影响。
④电路仿真
当电路设计⼈员⼿⼯计算得出元件参数后，还需要依靠EDA ⼯具进⾏仿真验证。这是因为⼿⼯计算使⽤的模型采⽤了很多近似，同时忽略掉很多⾼阶效应，所以缺乏⼯业⽣产所必要的精度。
模拟电路仿真使⽤的EDA 软件通常有Spectre、Hspice、Pspice、ELDO、Nanosim及Hsim 等。这些⼯具的核⼼基本都是基于SPICE。SPICE 通过描述⼀些模型，并由代⼯⼚提供参数值进⾏仿真，以达到模拟真实情况的效果，并依次进⾏电路参数或电路结构调整。
通常，在这些商⽤仿真⼯具之间分出⾼低是相当困难的。这取决于所要仿真的电路的性质、所购买的其他⼯具的接⼝、代⼯⼚所能提供的模型，还取决于设计的预算是否充⾜。所以，⼀般需要依据设计电路的规模、需要的仿真精度以及仿真速度进⾏综合考虑。
⑤版图设计
仅仅完成基于库模型的电路仿真是不完整的，因为设计最终需要在硅⽚上以围观结构的互联得以实现。版图设计就是按照⼀定的设计规则，将电路仿真阶段得到验证的结构⽤物理层次的⼏何图形表达出来。对于⼀个设计，及时电路图级的功能和指标都完全正确，但如果版图设计不正确，也会导致产品的失败。特别是当今集成电路芯⽚功能⽇趋复杂、特征尺⼨不断缩⼩的情况下，版图设计更加显得重要，很多时候⼀个成功的设计就断送在不合适的版图设计之上。
集成电路的版图定义为制造集成电路时所⽤的掩膜板上⼏何图形的集合，这是因为集成电路由多层组成，每⼀层均通过光刻⼯艺由光掩膜板加以确定。常见的⼏何图形包括N 阱、有源区、多晶硅、P 注⼊、N 注⼊、接触孔以及⾦属互连线等。
⑥版图验证
版图设计完成后需要进⾏版图验证。版图验证的任务是检查版图中可能存在的错误。随着集成电路的⾼度集成化和复杂化，对版图进⾏验证是必不可少的。版图验证基本上还是依据⼀定的设计规则对完成的版图进⾏检查，这个规则可以是代⼯⼚提⾼的设计规则⽂件，也可能是设计上的电⽓要求，如短路、开路检查。在线日程
版图设计的错误可以分成两类。第⼀类是违反⼏何设计规则的错误。在集成电路掩膜制造过程中由于制造设备分辨能⼒的限制，要求版图的⼏何图形必须满⾜⼀定的尺⼨要求。为此对每条⼯艺线都会制
定相应的⼏何设计规则，如果违反这些规则，就会导致芯⽚⽆法实现预期功能或成品率下降。相应的检查⼯具称为设计规则检查(DRC)⼯具。第⼆类是版图与原理图⼀致性⽐较的错误，如短路、开路、悬空端和孤⽴节点等。检查此类错误的⼯具称为LVS ⼯具。
在版图验证⼯具中有时会提到电⽓规则检查(ERC)，⼀般来讲，ERC 并不是⼀个单独的⼯具，它往往嵌套在LVS ⼯具中。对芯⽚级别的版图验证时，有时候还需要完成天线效应、闩锁效应或是⾦属密度的检查。只有确认所有的检查都完全正确，才可以认定设计的有效性。
⑦后仿真
值得注意的是，这个阶段虽然强调了电路性能的实现，但由于此时并没有考虑芯⽚具体实现的细节，所以需要在版图设计完成之后加⼊寄⽣参数进⾏验证。这个过程就称为“后仿真”，主要相对于版图设计之前的电路仿真⽽⾔。
版图设计完成之后，就可以抽取寄⽣参数——主要是器件互连线引⼊的寄⽣电阻和电容。抽取可以采⽤分布参数模型，也可以采⽤集总模型，或者两者兼顾，具体选择取决于电路设计的要求。⼀旦完成参数抽取，就可以把结果反标回原电路的相应节点并形成新的⽹表⽂件，然后进⾏后仿真。⼀般来说，这时候得到的结果会与电路仿真阶段有所差别，如果需要改进，就得返回到版图设计阶段。每次修改后的设计都需要重复版图验证检查，确认⽆误后再进⾏后仿真。最终，经后仿真确认的设计就转
换成代⼯⼚⽣产线可以识别的GDSII ⽂件格式。
数模混合集成电路设计mopu
混合信号集成电路设计对数字电路和模拟电路做整体上的考虑以及验证，这将⾯临许多挑战和困难。传统的混合信号集成电路设计是采⽤有底向上的⽅法，⽤SPICE 等电路仿真器对混合电路中的模拟元件进⾏设计，⽤数字电路仿真器对数字电路部分进⾏仿真。然后通过⼿⼯建⽴⽹表，对数字和模拟电路的协同⼯作进⾏设计验证。然⽽，模拟电路和数字电路之间协同⼯作的验证⽐较困难，因此⽤这种传统设计⽅法仿真和验证整个混合电路系统既费时，⼜不精确，特别对于复杂度越来越⼤的系统⽽⾔，这种缺陷更显突出。
lncrna引物设计随着EDA 技术的飞速发展，混合信号集成电路设计推进到了⾃顶向下的设计流程。该流程同数字系统⾃顶向下的流程相似，但与纯数字系统的结构有所不同，这是因为混合系统模拟部分仍然需要⾃底向上的设计，需要更多的时间和丰富的知识与经验。因此，研究如何采⽤通⽤的设计⽅法和共有的约束与资源来建⽴混合系统，是⼗分有价值的。
混合信号集成电路的基本设计流程主要包括设计规划、系统级设计、模拟电路/数字电路划分、
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议