带通滤波器
设计时钟输入端（clkin）首先反向和不反向分别接到两个D触发器的时钟输入端，两个D触发器的输出接到一个二输入或非门的输入端，或非门的输出反馈到前面两个D触发器的D输入端，并且或非门的输出后面接一二分频器，得到占空比为50%的三分频波形。 图1:图形设计
VHDL程序:
library ieee;
use ieee.std_ logic_ .1 164. all;土工格室护坡
use ieee. std_ logic_ _unsigned.all; .
use ieee.std_ _logic_ arith. all;
entity fen3 is
port
(clkin : in
std_ logic; --时钟输入
qout1 : buffer std_ logic;
qout2 : buffer std_ logic;
二氧化硅抛光液qout3 : buffer std_ logic;
clkout : out std_ logic -- 占空比为1/2的三分频输出
);
end fen3;
architecture behave of fen3 is
begin
qout3<= qout1 nor qout2;
process( clkin)
begin
if clkin'event and clkin='1' then --在 上升沿触发
qout1<= qout3;
自制纳米胶带教程end if;
end process;
process( clkin)盲区监测
begin
if clkin'event and clkin= '0' then --在 下降沿触发
qout2< = qout3;
end if;
end process;
process(qout3)
variable tem:std_ logic;
begin !
if qout3'event and qout3='1' then -.二分频
tem:= not tem;
end it;
clkout< = tem;
end process;
end behave;
仿洞石涂料
图3：仿真结果
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议