一、实验目的
1、理解加减法运算器的原理图设计方法
2、掌握加减法运算器的VERILOG语言描述方法led防水灯串
5、掌握溢出检测方法和标志线的生成技术
6、掌握加减运算器的宏模块设计方法
二、实验智能无线测温装置任务
1、 用VERILOG设计完成一个4位行波进位的加减法运算器，要求有溢出和进位标志，并封装成模块。模块的端口描述如下：
module lab2_RippleCarry 宽度可定制（默认为4位）的行波进位有符号数的加减法器。
#(parameter WIDTH=4)
( input signed [WIDTH-1:0] dataa,
input signed [WIDTH-1:0] datab,
input add_sub, // if this is 1, add; else subtract
input clk,
input cclr,
input carry_in, //1 表示有进位或借位
output overflow,
output carry_out,
output reg [WIDTH-1:0] result
)
2、 修改上述运算器的进位算法，设计超前进位无符号加法算法器并封装成模块。模块的端口描述如下：
module lab2_LookaheadCarry // 4位超前进位无符号加法器
(
input [3:0] a,
input [3:0] b,
input c0, //carry_in
input clk,
input cclr,
output reg carry_out,
output reg [3:0]sum
标准电阻器);
3、 在上述超前进位加法运算器的基础上，用基于模块的层次化设计方法，完成一个32位的加法运算器，组内超前进位，组间行波进位。
4、 用宏模块的方法实现一个8位加减运算器。
三、 实验步骤
1 编写VERILOG代码人脸识别巡更系统
2功能仿真
进行分析与综合，排除语法上的错误
建立波形仿真文件，输入激励
生成功能仿真网表
二氧化氯发生器加药
进行功能仿真，观察输出结果
3选择器件
DE2_115开发板的使用者请选择CYCLONE IV 4CE115
4绑定管脚
5 下载验证
DE2_115开发板的下载:使用USB-Blaster进行下载mntp
四、实验内容
五、思考题
1、加减运算电路中减法是如何实现的？
2、超前进位的原理是什么？
3、列出三种溢出检测算法？
4、标志线的生成方法是什么？
5、如何理解模块封装和层次化的设计思想？
6、宏模块的设计有何优点与缺点？应在何时使用？
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议