模 拟 题 一
一、选择题（共20分）
1、（绪论）冯·若依曼工作方式的基本特点_________。
C、堆栈操作 D、存储器按内容选择地址
2、（绪论）计算机中运算器的主要功能是_________。
C、分析指令并执行 D、处理计算机中断请求
3、（外围设备）流水线机器对于全局性相关的处理不包括 。
A. 猜测法 B. 设置相关专用通路
C. 提前形成条件码 D. 加快短循环程序的执行
4、（存储器）PC中既使用ROM，也使用SRAM和DRAM。下面关于ROM、SRAM、DRAM的叙述中，错误的是__________
A、PC中CMOS RAM中的信息，在PC关机后一般不会丢失
B、ROM芯片掉电后，存放在芯片中的内容不会丢失
C、由于SRAM的速度比DRAM快，因此，在PC中，SRAM主要用作高速缓冲存储器（Cache）而内存条则是由DRAM构成
D、DRAM的基本存储电路单元是单管动态存储电路，SRAM的基本存储电路是4管静态存储电路
5、（外围设备）下面是关于计算机辅助存储器的一些叙述，其中不正确的是________
A、辅助存储器具有比主存储器大得多的存储容量
B、CPU可以对磁盘存储器中的数据直接进行读写操作
C、硬盘容量很大，存取速度相对较快，是目前计算机系统中最主要的外存储器
D、辅助存储器主要由磁表面存储器和光盘存储器等组成
6、（指令系统）计算机中优化使用的操作码编码是 。
A. ASCII码 B. 哈夫曼编码
C. BCD码 D. 扩展操作码
7、（CPU）在组合逻辑控制器中，微操作控制信号主要与__________信号有关。 A、指令操作码和地址码
B、指令译码信号和时钟、条件码
C、操作码和条件码
D、状态信号和条件
8、（指令系统）以下四种类型指令中，执行时间最长的是＿＿＿。
A、RR型 B、RS型
C、SS型 D、程序控制指令
9、（运算器）串行运算器是一种最简单的运算器，其运算规则是：按时间先后次序________。
A、由低位到高位逐位运算
B、由高位到低位逐位运算
C、由低位到高位先行进位运算
D、由高位到低位先行借位运算
10、（CPU）存放微程序的控制存储器可采用__________构成。
A、内存条 B、Cache C、ROM D、RAM
二、填空题（共20分）
1、（2分）设字长N＝8，机器码为定点整数[2X]补＝80H，所对应的十进制真值X＝_____
____。①80H会换 ②[X/2]补双卡通＝80H ③已知[x]补＝1.1101，[y]补＝1.0110，2[x]补＋1/2[y]补＝_______________1.0101
2、（4分）（CPU）某双总线模型机如图1所示，双总线分别为B1和B2；图中连线和方向标明数据的通路和流向，并注有相应的控制信号（微命令）；A、B、C、D为四个通用寄存器，执行过程中通用寄存器的值可以改变；X为暂存器；M为多路选择器，用于选择进入暂存器X的数据，存储器为双端口，分别面向总线B1和B2。写出指令AND（A），＃N的执行流程中微命令。源操作数为指令提供的立即数N，目的操作数为寄存器间接寻址。________________________________________
注明：(1)画出该模型机的取指周期流程。
(2)写出指令ADD（A），（B）的执行流程中微命令，该指令完成（（A））＋（（B））→（A）。源和目的操作数均为寄存器间接寻址，即寄存器中存放操作数地址。
(3)写出指令SUB N， A执行流程中微命令，该指令完成（N）－（A）→N，源操作数部分为寄存器寻址，目的操作数为指令提供的内存直接地址。
(4)写出指令JMP Label的执行过程中微命令，该指令完成（PC）＋N→PC，其中N为指令提供的位移量。
(5)写出指令DEC C的执行流程。
（6）写出指令NEG （B＋N）的执行流程。该指令完成求反数。操作数为基址寻址。B寄存器提供基址，指令中提供位移量，通用寄存器A信息可以改变。
都可能考到，可能是以填空题出或大题出。
注明：某机的数据通路如图5-22所示，并假设数据x和y（数据用补码表示）已分别存放在
寄存器R1和R2中，Rt为暂存寄存器。请写出完成下列功能的微操作序列（指出每一步的微操作所需要的微操作控制信号）：
（1）求x＋y，结果放在R1中。
（2）求x－2y，结果放在R1中，并且R2内容不变。
注：①C0为加法器最低进位输入；
②CPRt，CPR1，CPR2分别为寄存器Rt、R1和R2接收数据的时钟脉冲；
③其他控制信号为选择器选择控制信号；
④不考虑溢出问题。
注明：某模型机数据通路如图5-23所示。 通路中包括输入选择器A、B、ALU，输出移位器，单总线和寄存器组。其中有通用寄存器R0～R3、程序计数器PC、堆栈指针SP、暂存器C和D、地址寄存器MAR、数据缓冲寄存器MDR、指令寄存器IR。模型机堆栈采用向下生成方式（入栈使栈顶地址减小，出栈使栈顶地址增大）。
现将栈顶单元存放的数据S1和R0所指示的单元存放的数据S2相加，运算结果送回堆栈保存。运算结束后，R0原来所指示的单元内容不变（仍为S2），R0则指向下一个单元（地址递减）。请写出完成上述操作的微命令序列。
解：PC→MAR→AB，read，PC+1→PC，
DB→MDR→IR，指令译码，SP→MAR→AB，
感温元件
read，DB→MDR→D，R0→MAR，read，
DB→MDR，D→A，MDR→B，ADD，直通，
Σ→MDR，SP→MAR，write，R0→A，
全玻璃加工工艺“1”→B，ADD，直通，Σ→R0
注明：在单总线结构CPU中，结构见图5-17，下面指令的执行过程。
（1）MOV R1 ，R2 ；（R2） → R1
（2）MOV R1 ，（R2） ；（（R2））→ R1
（3）MOV mem1 ， mem2 ；（mem2）→mem1
（4）MOV mem1 ， （mem2） ；（（mem2））→mem1
（5）ADD R1 ， （mem） ；（R1） ＋ （（mem））→ R1
（6）STORE （mem） ， R1 ；（R1）→（mem）
解：（1）MOV R1 ，R2
PC→MAR →ABUS ， PC＋1→PC ，DBUS→MDR→IR，指令译码 ， R2→R1
（2）MOV R1 ，（R2）；（（R2））→ R1
PC→MAR→ABUS ， PC＋1→PC ，DBUS→MDR→IR，指令译码，
R2→MAR→ABUS ，read ，DBUS→MDR→R1
(3)MOV mem1 , mem2 ；（mem2）→mem1
PC→MAR→ABUS ， PC＋1→PC ，DBUS→MDR→IR，指令译码，
IR（mem2）→MAR→ABUS ， read ， DBUS→MDR ，
IR（mem1）→MAR→ABUS ， write
(4)MOV mem1 ， （mem2） ；（（mem2））→mem1
PC→MAR→ABUS ， PC＋1→PC ， DBUS→MDR→IR，指令译码，
IR（mem2）→MAR→ABUS ， read ，
DBUS→MDR, MDR→MAR→ABUS ， read ，DBUS→MDR→DBUS，
IR（mem1）→MAR→ABUS ,write
（5）ADD R1 ， （mem）；（R1） ＋ （（mem））→ R1
三元催化清洗剂配方PC→MAR→ABUS ， PC＋1→PC ，DBUS→MDR→IR，指令译码，
IR（mem）→MAR→ABUS ， read ，
DBUS→MDR ， MDR→MAR→ABUS ，read ， DBUS→MDR ，
MDR→Y ，R1 ＋ Y→Z ， Z→R1
（6）STORE （mem） ， R1 ；（R1）→（mem）
PC→MAR→ABUS ， PC＋1→PC ，DBUS→MDR→IR，指令译码，
IR（mem）→MAR→ABUS ， read ，
DBUS→MDR，MDR→MAR→ABUS，R1→MDR ，write
注明：图5-15所示为双总线结构机器的数据通路,IR为指令寄存器，PC为程序计数器（具有增加功能），M为主存（受R/W信号控制），AR为地址寄存器，DR为数据缓冲寄存器，
pds虹吸排水系统ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圆圈表示有控制信号，图中yi表示y寄存器的输入控制信号，R1o为寄存器R1
的输出控制信号，未标字符的线为直通线，不受控制。
银行复点机（1）“ADD R2 ，R0” 指令完成（R2）＋（R0）→R0 的功能操作，画出其指令周期流程图，假设该指令的地址已放入PC中，并列出相应的微操作控制信号序列。
（2）“SUB R1 ，R3” 指令完成（R3）－（R1）→R3的功能操作，画出其指令周期流程图，并列出相应的微操作控制信号序列。
3、（2分）（CPU）时序信号分为：_指令周期__、_ CPU周期_、节拍电位。
4、（2分）（指令系统）某指令系统指令长为8位，每一地址码长3位，用扩展操作码技术，若指令系统具有2条二地址指令，10条零地址指令，最多可有_________条一地址指令。14
注明：若某计算机要求有如下形式指令：三地址指令4条，一地址指令254条，零地址指令16条（不要求有二地址指令）。设指令字长12位，每个地址码长为3位，是否能以扩展操作码位其编码（即当可能，写出具体方案）？如果其中一地址指令为255条？
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议