一种开入信号抗干扰电路的制作方法

1.本实用新型涉及一种开入信号抗干扰电路，属于工业控制技术领域。

背景技术：

2.为了提高信号可靠性，外部状态量信号都是通过光耦隔离后进行采集，开入信号一般由cpu进行软件消抖。消抖的原理是：采集多个开入信号的状态，只有当多次采集开入的状态都一致的情况下，才认为开入信号有效，否则认为只是抖动信号，在程序中予以滤除。
3.在很多简单的系统中，可以依靠硬件实现简单的处理逻辑，不需要cpu参与，如果为了实现开入信号消抖功能而在简单系统中增加cpu，则将会增加系统的复杂度和成本。

技术实现要素：

4.针对现有技术中存在的问题，本实用新型提出了一种开入信号抗干扰电路，在现有的开入电路中增加一个串入并出的移位寄存器，从而通过硬件实现开入信号的消抖，减轻了系统复杂度和成本。
5.为解决上述技术问题，本实用新型采用了如下技术手段：
6.本实用新型提出了一种开入信号抗干扰电路，包括第一电阻、稳压二极管、光电耦合器和移位寄存器，其中，第一电阻的一端连接开入正端，第一电阻的另一端连接稳压二极管的负极，稳压二极管的正极连接光电耦合器的1引脚，光电耦合器的2引脚连接开入负端，光电耦合器的3引脚分别连接移位寄存器的a、b端，光电耦合器的4引脚接地，移位寄存器的输出端连接上位机。
7.进一步的，所述电路还包括第二电阻、第三电阻、第九二极管和第一电容，所述第二电阻并联在第一电阻的另一端与接触器的负极之间，所述第三电阻、第九二极管和第一电容分别并联在光电耦合器的1、2引脚之间。
8.进一步的，所述移位寄存器采用8位串入并出的移位寄存器，移位寄存器的8位输出端通过并联的8个二极管连接上位机。
9.进一步的，所述移位寄存器的clk输入端连接时钟产生电路。
10.进一步的，所述时钟产生电路采用时钟振荡器或多谐振荡器。
11.进一步的，所述时钟产生电路包括第七电阻、第一与非门、第八电阻、第二与非门、第二电容、第三与非门，其中，所述第一与非门、第二与非门和第三与非门串联，所述第七电阻的一端连接第一与非门的输入端，所述第八电阻的一端连接第二与非门的输入端，所述第二电容的一端连接第三与非门的输入端，第七电阻的另一端、第八电阻的另一端和第二电容的另一端相连，第三与非门的输出端连接移位寄存器的clk输入端。
12.进一步的，所述移位寄存器的/clk输入端连接rc上电复位电路。
13.进一步的，所述8位串入并出的移位寄存器的型号为74hc164。
14.采用以上技术手段后可以获得以下优势：
15.本实用新型提出了一种开入信号抗干扰电路，在现有的开入电路中增加一个串入并出的移位寄存器，在移位寄存器中，开入信号可以按照时钟信号的频率进行移位，从而实现开入信号的有效滤波，消除开入信号中的抖动信号，实现通过硬件消抖的功能，本实用新型电路的结构简单，消抖效果好，能够减轻系统复杂度和成本，提高系统可靠性，具有很高的使用价值。
附图说明
16.图1为本实用新型一种开入信号抗干扰电路的电路原理图；
17.图2为本实用新型实施例中时钟产生电路的电路原理图；
18.图3为本实用新型实施例中时钟产生电路的时序逻辑图。
具体实施方式
19.下面结合附图对本实用新型的技术方案作进一步说明：
20.本实用新型提出了一种开入信号抗干扰电路，如图1所示，包括第一电阻r1、第二电阻r2、稳压二极管vz1、第三电阻r3、第九二极管vd9、第一电容c1、光电耦合器s1、第四电阻r4、移位寄存器u、第一~八二极管（vd1~vd8）和第六电阻r6。其中，移位寄存器采用8位串入并出的移位寄存器，具体型号为74hc164。
21.根据图1，第一电阻r1的一端连接开入正端，第一电阻r1的另一端连接稳压二极管vz1的负极，稳压二极管vz1的正极连接光电耦合器s1的1引脚，光电耦合器s1的2引脚连接开入负端，光电耦合器s1的3引脚分别连接第四电阻r4的一端、移位寄存器u的a、b端，光电耦合器s1的4引脚接地，第二电阻r2并联在第一电阻r1的另一端与接触器的负极之间，第三电阻r3、第九二极管vd9和第一电容c1分别并联在光电耦合器s1的1、2引脚之间，第四电阻r4的另一端连接vcc；移位寄存器的clk输入端连接时钟产生电路，用于获取时钟信号，移位寄存器的/clk输入端连接rc上电复位电路，用于获取上电复位信号，移位寄存器的8位输出端分别连接第一~八二极管（vd1~vd8）的负极，第一~八二极管（vd1~vd8）的正极并联后连接上位机，第一二极管vd1的正极还通过第六电阻r6连接vcc。
22.在本实用新型实施例中，时钟产生电路采用时钟振荡器或多谐振荡器产生时钟信号，可以根据实际需要调整时钟信号的频率，用来灵活的设置开入信号消抖的时间间隔。时钟振荡器的型号为ltc6900。
23.图2为本实用新型实施例中时钟产生电路的电路原理图，时钟产生电路包括第七电阻r7、第一与非门u1a、第八电阻r8、第二与非门u1b、第二电容c2、第三与非门u1d，其中，第一与非门u1a、第二与非门u1b和第三与非门u1d串联，第七电阻r7的一端连接第一与非门u1a的输入端，第八电阻r8的一端连接第二与非门u1b的输入端，第二电容c2的一端连接第三与非门u1d的输入端，第七电阻r7的另一端、第八电阻r8的另一端和第二电容c2的另一端相连，第三与非门u1d的输出端连接移位寄存器u的clk输入端。时钟产生电路可以通过调整r7、r8和c2来产生所需的时钟频率。
24.在本实用新型实施例中，移位寄存器u的/clr信号可以使用rc上电复位电路来产生上电复位信号，也可以使用看门狗或者其他能够在上电过程中产生上电复位脉冲的电路。rc上电复位电路包括第五电阻r5和第二电容c2，第五电阻r5的一端和第二电容c2的一
端分别连接移位寄存器的/clk输入端，第五电阻r5的另一端连接vcc，第二电容c2的另一端接地。
25.在本实用新型实施例中，开入信号抗干扰电路可以支持多个移位寄存器级联，每个移位寄存器均配置8个并联的二极管。当电路中有多个移位寄存器时，在后移位寄存器的a、b端连接在前移位寄存器的8个二极管的负极。通过级联可以灵活的配置开入信号消抖时间长度，只使用单一74hc164芯片时，开入信号过滤8个时间周期，级联多个74hc164芯片时，可以成倍的扩展时间。
26.本实用新型电路的工作原理如下：
27.开入信号通过稳压二极管vz1、光电耦合器s1后进入移位寄存器u，在移位寄存器u中按照时钟信号的频率进行移位。如图3所示，当外部开入发生变位的情况下，开入信号首先进入串入并出的移位寄存器u的a和b引脚，开入信号在第2个时钟周期的上升沿到来的时候，锁存到移位寄存器u的qa输出，在第3个时钟周期的上升沿到来的时候，锁存到移位寄存器u的qb输出，以此类推，开入信号在第9个时钟周期到来的时候，锁存到移位寄存器u的qh输出。由于单路中通过二极管对qa~qh进行线与，因此，在第9个时钟周期之前，开入信号有任何抖动都会导致di_out被拉低，并且该信号会在移位寄存器u的8个d触发器之间传递8次，即开入信号会被滤波至少8个时钟周期，即使开入信号存在抖动，也会被有效的滤除，开入信号将在第9个时钟周期的时候，di_out变位。
28.与现有技术相比，本实用新型电路不需要cpu的参与，即可通过串入并出的移位寄存器对开入信号进行有效的滤波，消除开入信号中的抖动信号，实现通过硬件消抖的功能，本实用新型电路的结构简单，成本低，消抖效果好，具有很高的使用价值。
29.在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
30.在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
31.以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本实用新型的保护范围。

技术特征：

1.一种开入信号抗干扰电路，其特征在于，包括第一电阻、稳压二极管、光电耦合器和移位寄存器，其中，第一电阻的一端连接开入正端，第一电阻的另一端连接稳压二极管的负极，稳压二极管的正极连接光电耦合器的1引脚，光电耦合器的2引脚连接开入负端，光电耦合器的3引脚分别连接移位寄存器的a、b端，光电耦合器的4引脚接地，移位寄存器的输出端连接上位机。2.根据权利要求1所述的一种开入信号抗干扰电路，其特征在于，所述电路还包括第二电阻、第三电阻、第九二极管和第一电容，所述第二电阻并联在第一电阻的另一端与接触器的负极之间，所述第三电阻、第九二极管和第一电容分别并联在光电耦合器的1、2引脚之间。3.根据权利要求1所述的一种开入信号抗干扰电路，其特征在于，所述移位寄存器采用8位串入并出的移位寄存器，移位寄存器的8位输出端通过并联的8个二极管连接上位机。4.根据权利要求1所述的一种开入信号抗干扰电路，其特征在于，所述移位寄存器的clk输入端连接时钟产生电路。5.根据权利要求4所述的一种开入信号抗干扰电路，其特征在于，所述时钟产生电路采用时钟振荡器或多谐振荡器。6.根据权利要求4所述的一种开入信号抗干扰电路，其特征在于，所述时钟产生电路包括第七电阻、第一与非门、第八电阻、第二与非门、第二电容、第三与非门，其中，所述第一与非门、第二与非门和第三与非门串联，所述第七电阻的一端连接第一与非门的输入端，所述第八电阻的一端连接第二与非门的输入端，所述第二电容的一端连接第三与非门的输入端，第七电阻的另一端、第八电阻的另一端和第二电容的另一端相连，第三与非门的输出端连接移位寄存器的clk输入端。7.根据权利要求1所述的一种开入信号抗干扰电路，其特征在于，所述移位寄存器的/clk输入端连接rc上电复位电路。8.根据权利要求3所述的一种开入信号抗干扰电路，其特征在于，所述8位串入并出的移位寄存器的型号为74hc164。

技术总结

本实用新型公开了一种开入信号抗干扰电路，包括第一电阻、稳压二极管、光电耦合器和移位寄存器，其中，第一电阻的一端连接开入正端，第一电阻的另一端连接稳压二极管的负极，稳压二极管的正极连接光电耦合器的1引脚，光电耦合器的2引脚连接开入负端，光电耦合器的3引脚分别连接移位寄存器的A、B端，光电耦合器的4引脚接地，移位寄存器的输出端连接上位机。本实用新型在现有的开入电路中增加一个串入并出的移位寄存器，从而通过硬件实现开入信号的消抖，减轻了系统复杂度和成本，提高系统可靠性。提高系统可靠性。提高系统可靠性。