比较器失调电压校准电路及方法[发明专利]

(19)中华人民共和国国家知识产权局
线切
(12)发明专利申请
(10)申请公布号 (43)申请公布日 (21)申请号 201610341591.8
(22)申请日 2016.05.20不锈钢镀锌
(71)申请人 深圳芯智汇科技有限公司
地址 518000 广东省深圳市南山区南头关
口二路智恒战略性新兴产业园6栋
(72)发明人 张礼军 
(74)专利代理机构 深圳市君之泉知识产权代理
有限公司 44366
代理人 张丕阳
(51)Int.Cl.
H03M  1/10(2006.01)
H03M  1/14(2006.01)
(54)发明名称
比较器失调电压校准电路及方法
(57)摘要
本发明公开了一种比较器失调电压校准电
路及方法,该方法利用状态机、判断模块以及校
准电流产生模块,根据比较器失调电压端的电平
信号产生电流以抵消比较器的失调电压;还公开
了一种多数表决器和方法,用以提高比较器失调
电压校准的速度和准确率。利用本发明提供的比
较器失调电压校准电路及方法,在校准比较器的
失调电压时,不会减慢比较器的速度,还拥有很
好的校准精度,而且可以适用于高速SARADC电路
中。权利要求书4页  说明书8页  附图5页CN 106059583 A 2016.10.26
C N  106059583
A
1.一种比较器失调电压校准电路,包括比较器,其特征在于,还包括:
状态机,用于根据外部校准信号控制所述比较器的输入端口短接并与外部电路断开,以进入校准状态;
判断模块,用于判定所述处在校准状态的比较器呈现失调电压的端口及呈现未失调电压的另一端口;及
校准电流产生模块,用于向所述比较器的另一端口输出电流,并持续改变所述输出电流至一校准电流,其中该校准电流能抵消所述比较器的失调电压;
其中,所述状态机还用于在所述比较器的失调电压抵消后控制所述比较器的输入端口断开短接并与外部电路接合,所述校准电流产生模块还用于在所述比较器与外部电路接合后持续输出所述校准电流到该另一端口。
光纤探头2.如权利要求1所述的比较器失调电压校准电路,其特征在于:所述校准电流产生模块通过持续增加该输出电流至所述校准电流,使得所述比较器呈现失调电压端口的电平信号翻转,此时所述校准电流即能够抵消所述失调电压。
3.如权利要求1-2任一项所述的比较器失调电压校准电路,其特征在于:所述比较器包括前置放大器及锁存器,锁存器的两个输出端口为所述比较器呈现失调电压的端口及所述未呈现失调电压的另一端口。
4.如权利要求1-2任一项所述的比较器失调电压校准电路,其特征在于:所述判断模块包括:
第一多数表决器,用于判定所述比较器失调电压呈现端口;
第二多数表决器,用于判定所述比较器失调电压是否已被抵消;及
选通器,用于将所述比较器失调电压呈现端口的电平信号输出到所述校准电流产生模块;
其中所述校准电流产生模块根据所述比较器失调电压呈现端口的电平信号持续改变所述输出电流。
5.如权利要求4所述的比较器失调电压校准电路,其特征在于:所述第一多数表决器包括:
周期计数器,用于接收校准时钟信号并对校准时钟信号的周期数进行计数;
两个信号计数器,分别用于对所述比较器两个输出端口出现预设电平信号时的校准时钟信号的周期进行计数;及
多数表决逻辑器,用于根据所述周期计数器与所述两个信号计数器的计数结果来判定所述比较器校准端口。
6.如权利要求5所述的比较器失调电压校准电路,其特征在于:所述多数表决逻辑器的判定所述比较器失调电压呈现端口的标准为:所述信号计数器记录的出现预设电平信号时的校准时钟信号的周期数超
过预设值,且该预设电平信号为高电平信号时,则该信号计数器对应的端口为所述比较器失调电压呈现端口,若所述预设电平信号为低电平信号,则另一信号计数器对应的端口为所述比较器失调电压呈现端口。
7.如权利要求4所述的比较器失调电压校准电路,其特征在于:所述第二多数表决器包括:
周期计数器,用于接收校准时钟信号并对校准时钟信号的周期数进行计数;
信号计数器,用于对所述比较器失调电压呈现端口出现预设电平信号时的校准时钟信号的周期进行计数;及
多数表决逻辑器,用于根据所述周期计数器与所述信号计数器的计数结果来判定所述比较器失调电压是否已被抵消。
8.如权利要求7所述的比较器失调电压校准电路,其特征在于:所述多数表决逻辑器的判定所述比较器失调电压是否已被抵消的标准为:
所述预设电平信号为高电平信号,则当所述信号计数器记录的数据不再变化的周期数达到预设值时,则所述比较器失调电压已被抵消;
所述预设电平信号为低电平信号,则当所述信号计数器记录的数据发生变化连续的周期数达到预设值时,则所述比较器失调电压已被抵消。
9.如权利要求1-2任一项所述的比较器失调电压校准电路,其特征在于:所述校准电流产生模块包括:
计数器,用于在所述比较器失调电压呈现端口电平信号为预设电平信号时计数;
存储器,用于储存所述计数器记录的数据;
编码器,用于根据所述存储器的数据以包括逐次逼近机制和线性逼近机制产生控制信号;
电流型DAC,用于根据所述控制信号产生电流直至所述校准电流。
10.一种比较器失调电压校准方法,其特征在于,包括如下步骤:
根据外部校准信号控制比较器的输入端口短接并与外部电路断开;
判定比较器呈现失调电压的端口及未呈现失调电压的另一端口;
向比较器的所述另一端口输出电流,并根据所述比较器失调电压呈现端口的电平信号持续改变该输出电流至一校准电流,该校准电流能够抵消比较器的失调电压;
1.08b
根据比较器失调电压端口的电平信号判定比较器的失调电压是否已被抵消;
在比较器的失调电压抵消后,控制比较器的输入端口断开短接并与外部电路接合;及在所述比较器与外部电路接合后,持续输出所述校准电流到该另一端口。
11.如权利要求10所述的比较器失调电压校准方法,其特征在于,所述比较器包括:前置放大器及锁存器,锁存器的两个输出端口为所述比较器呈现失调电压的端口及所述未呈现失调电压的另一端口。
12.如权利要求10所述的比较器失调电压校准方法,其特征在于,所述输出电流的步骤具体包括:
在所述比较器失调电压呈现端口电平信号为预设电平信号时计数;
储存记录的数据;
根据储存的数据以包括逐次逼近机制和线性逼近机制产生控制信号;
根据所述控制信号产生电流;
当比较器失调电压被抵消时,锁定储存的数据,此时持续产生恒定电流。
13.如权利要求10所述的比较器失调电压校准方法,其特征在于,所述判定比较器呈现失调电压的端口
的步骤具体包括:
接收校准时钟信号并对校准时钟信号的周期数进行计数;
对所述比较器两个输出端口出现预设电平信号时的校准时钟信号的周期进行计数;及
根据所述校准时钟信号周期数与所述比较器两个输出端口出现预设电平信号时的校准时钟信号周期数来判定所述比较器失调电压呈现端口。
多肽修饰14.如权利要求13所述的比较器失调电压校准方法,其特征在于,所述判定所述比较器失调电压呈现端口的标准为:所记录的出现预设电平信号时的校准时钟信号的周期数超过预设值,且该预设电平信号为高电平信号时,则该出现预设电平信号的端口为所述比较器失调电压呈现端口,若所述预设电平信号为低电平信号,则未出现预设电平信号的端口为所述比较器失调电压呈现端口。
15.如权利要求10所述的比较器失调电压校准方法,其特征在于,所述判定比较器的失调电压是否已被抵消的步骤具体包括:
接收校准时钟信号并对校准时钟信号的周期数进行计数;
对所述比较器失调电压呈现端口出现预设电平信号时的校准时钟信号的周期进行计数;及
根据所述校准时钟信号的周期数与所述比较器失调电压呈现端口出现预设电平信号时的校准时钟信号的周期数来判定所述比较器失调电压是否已被抵消。
16.如权利要求15所述的比较器失调电压校准方法,其特征在于,所述判定所述比较器的失调电压是否已被抵消的标准为:
所述预设电平信号为高电平信号,则当所述比较器失调电压呈现端口连续不出现预设电平信号的周期数达到预设值时,则所述比较器失调电压已被抵消;
所述预设电平信号为低电平信号,则当所述比较器失调电压呈现端口连续出现预设电平信号的周期数达到预设值时,则所述比较器失调电压已被抵消。
17.一种多数表决器,用于判定比较器出现预设电平信号的端口,其特征在于,包括:
周期计数器,用于接收校准时钟信号并对校准时钟信号的周期数进行计数;
两个信号计数器,分别用于对所述比较器两个输出端口出现预设电平信号时的校准时钟信号的周期进行计数;及
多数表决逻辑器,用于根据所述周期计数器与所述两个信号计数器的计数结果来判定所述比较器出现预设电平信号的端口。
氢气炉18.如权利要求17所述的多数表决器,其特征在于,所述多数表决逻辑器的判定所述比较器出现预设电平信号端口的标准为:所述信号计数器记录的出现预设电平信号时的校准时钟信号的周期数超过预设值时,则该信号计数器对应的端口为所述出现预设电平信号的端口。
19.一种判定比较器出现预设电平信号的端口的方法,其特征在于,判定所述比较器出现预设电平信号端口的步骤具体包括:
接收校准时钟信号并对校准时钟信号的周期数进行计数;
对所述比较器两个输出端口出现预设电平信号时的校准时钟信号的周期进行计数;及根据所述校准时钟信号周期数与所述比较器两个输出端口出现预设电平信号时的校准时钟信号周期数来判定所述比较器出现预设电平信号的端口。
20.如权利要求19所述的判定比较器出现预设电平信号的端口的方法,其特征在于,判定所述比较器出现预设电平信号的端口的标准为:
某一端口记录的出现预设电平信号时的校准时钟信号的周期数超过预设值时,则该端
口为所述出现预设电平信号的端口。
21.一种多数表决器,用于判定比较器输出的预设电平信号是否已翻转,其特征在于,包括:
周期计数器,用于接收校准时钟信号并对校准时钟信号的周期数进行计数;
信号计数器,用于对所述比较器输出的电平信号为预设电平信号时的校准时钟信号的周期进行计数;及
多数表决逻辑器,用于根据所述周期计数器与所述信号计数器的计数结果来判定所述比较器输出的预设电平信号是否已翻转。
22.如权利要求21所述的多数表决器,其特征在于,所述多数表决逻辑器的判定所述比较器输出的预设电平信号是否已翻转的标准为:
当所述信号计数器记录的数据不再变化的周期数达到预设值时,则所述比较器输出的预设电平信号已翻转。
23.一种判定比较器输出的预设电平信号是否已翻转的方法,其特征在于,判定所述比较器输出的预设电平信号是否已翻转的步骤具体包括:
接收校准时钟信号并对校准时钟信号的周期数进行计数;
对所述比较器输出的电平信号为预设电平信号时的校准时钟信号的周期进行计数;及根据所述校准时
钟信号的周期数与所述比较器输出的电平信号为预设电平信号时的校准时钟信号的周期数来判定所述比较器输出的预设电平信号是否已翻转。
24.如权利要求23所述的判定比较器输出的预设电平信号是否已翻转的方法,其特征在于,判定所述判定比较器输出的预设电平信号是否已翻转的标准为:
当记录的所述比较器输出的电平信号为预设电平信号时的校准时钟信号的周期数不再变化,且不再变化的持续校准时钟周期数达到预设值时,则所述比较器输出的预设电平信号已翻转。

本文发布于:2024-09-23 06:22:41,感谢您对本站的认可!

本文链接:https://www.17tex.com/tex/1/147938.html

版权声明:本站内容均来自互联网,仅供演示用,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。

标签:信号   校准   电平   预设   端口   失调电压   时钟
留言与评论(共有 0 条评论)
   
验证码:
Copyright ©2019-2024 Comsenz Inc.Powered by © 易纺专利技术学习网 豫ICP备2022007602号 豫公网安备41160202000603 站长QQ:729038198 关于我们 投诉建议