第2章数字光端机硬件设计
2.1 引言
太白参>保安单元数字光端机的硬件部分主要有视频和音频的采集、处理、发送和接收，控制信号的电平转换，使用FPGA对数字信号进行复分接和利用LVDS技术对信号高速串化、解串化以及信号的电光、光电转换。 目前国内大多数数字光端机使用CPLD对数字信号进行复分接，CPLD的优点是基于EEPROM工艺，以Micro Cell（包括组合部分与寄存器）为基本单元。具有非挥发特性，可以重复写入。CPLD的编程采用E2PROM或FASTFLASH技术，无需外部存储器芯片，使用简单，编程次数可达1万次，系统断电时编程信息也不丢失，并且程序保密性好。 相比CPLD，FPGA在数字光端机的应用上具有更加适用的优点：
裁板机刀片1．价格低廉，大大节约了数字光端机的生产成本。
2．FPGA基于SRAM的架构，集成度高，以LE（包括查表、触发器及其他）为基本单元，有内嵌Memory、DSP等，支持IO标准丰富。
3．FPGA更适合于完成时序逻辑。换句话说，FPGA更适合于触发器丰富的结构。
4．在编程上FPGA比CPLD具有更大的灵活性。FPGA主要通过改变内部连线的布线来编程，即FPGA可在逻辑门下编程。
5．FPGA的集成度比CPLD高，具有更复杂的布线结构和逻辑实现。
6．FPGA的功耗要比CPLD小，且集成度越高越明显。
鉴于以上众多优点，本文在数字光端机的硬件设计上采用FPGA作为硬件核心，并运用VHDL语言对硬件进行编程，具体的程序设计将在后续章节详细介绍。
2.2 总体功能介绍及设计
本论文所设计的数字光端机的发送板是将四路无压缩视频信号、四路发送音频信号进行高分辨率的数字化，与两路发送数据信号一起形成高速数字流，然后将多路正向数字流通过FPGA器件，运用VHDL语言编程，实现正向数据的一次 ftd vs ks复接，并运用LVDS技术将复接后的数据转换为高速差分信号后通过光电一体模块进行发送。以及运用LVDS技术将四路接收音频信号进行低速分接，并通过FPGA器件二次分接，再进行数模转换和电平转换后发送到相应的接收器件上；另一端的接收光端机进行接收，解复用，数模转换、电平转换恢复成模拟视频、音频信号和数据信号。以及将反向传输的音频和数据信号发送到光电一体模块进行发送。
发送板结构设计图及所用芯片如图2.1所示，接收板结构设计图及所用芯片如图2.2所示。
图2.1 发送板结构设计图及所用芯片
柿子去皮机
如何制作音箱
图2.2 接收板结构设计图及所用芯片
2.3 视频模块设计
2.3.1 实现功能
数字光端机发送端视频模块实现的功能是将云台摄像头采集到的低速模拟信号进行放大、钳位，并进行模数转换，为FPGA提供可用于一次复接的数字信号。
数字光端机接收端视频模块实现的功能是将FPGA二次解复用的数字信号进行数模转换，转换成模拟信号再进行放大，发送到监控设备上。
2.3.2 发送端功能设计
1．模拟信号的一次放大
为了对模拟视频信号进行数字化，必须先将云台上摄像头采集到的模拟信号进行放大，本文采用的一次放大芯片为AD8091AR，低耗、高速、满幅输入运算放大器。原理图如图2.3所示。
图2.3 模拟信号一次放大原理图
2．视频钳位电路
对于PAL 制带宽为6MHz的视频信号，本文采用20MHz（主时钟2分频时钟频率）对视频信号进行采样量化，采用的LVDS串化器可接收24bit的并行数据，为了能在一根光纤上同时传输四路视频信号并且
满足PAL制带宽要求，本文将四路32bit视频分两个时隙进行传输，第一个时隙传输两路视频信号，第二个时隙传输另外两路视频信号，这样一个时隙传输16bit视频信号，24bit的LVDS串化器将
剩余的8bit带宽用于音频信号和控制信号的传输。两个时隙的信号接收辨别本文通过软件手段解决，具体解决方案在后续章节叙述。
在视频信号的传输过程中，频带宽度中具有“零频”分量，它表示图像信号中缓慢变化的部分，其信号性质接近于直流。由于模拟视频信号在一次放大过程中，多级高增益的直流放大器可能引起电平漂移，所以实际应用中仍采用RC交流耦合放大器，这样使得直流分量被“隔直”，导致直流分量丢失。直流分量丢失后图像的平均亮度会发生变化。
为了解决图像信号的直流传输问题，利用图像信号的特点，即有固定的消隐电平、单极性变化和固定的行、场周期，而将失去平均分量的图像信号的消隐电平钳制在同一个固定电平上，这样就可以恢复出直流分量。本文在视频钳位电路中使用到的视频同步分离芯片为LM1881。在设计中利用LM1881输出的同步信号作为钳位脉冲，将视频信号的消隐电平固定在同一个电平上，从而达到恢复直流分量的目的。模拟信号钳位电路如图2.4所示。
图2.4 视频钳位电路原理图
3．模拟信号的二次放大
经过一次放大的模拟信号需要通过一个SDTV的放大器进行二次放大，本文选用的放大器为THS7314，三通道的SDTV放大器。支持3~5V单电源，无需独立的5V 电源。其轨至轨输出支持AC或DC耦合，在硬件设计中使用3.3V电源，THS73 14非常适合SDTV，而且还能支持CVBS、S-Video、Y'U'V以及Y'P'bP'r480i/ 576i，典型输出增益为6dB。它是灵活的三通道集成视频缓冲器，针对消费类视频应用进行了优化，满足对高性能、节省空间以及降低系统成本的要求。这种放大器采用五阶巴特沃思滤波器，可用作编码器的数模转换器(DAC)重建滤波器。能通过拒绝DAC影像提供视频缓冲功能，从而提高了各种消费类应用中的视频质量。每个通道都能驱动两条视频线路或75欧姆负载，因此作为视频线路驱动器使用可实现极大的灵活性。二次放大原理图如图2.5所示。
图2.5 SDTV放大器原理图
4．视频信号的模数转换
本文选用的视频信号的模数转换芯片为AD9280，它是一款抽样速率为
32MSPS的8位A/D转换器。视频同步分离后，采用AD9280对模拟视频信号进行数字化。它采用多级流水线结构，以保证没有数据的丢失。片上自带抽样保持放大器和参考电压源，输入端的设计很容易用于开发图像和通信系统。可以根据情况选择单端输入或者差分输入驱动方式。在32MSPS的数据速率下，采用多级流水线结构，以保证没有数据的丢失。
AD9280对时钟要求和占空比要求都很严格。占空比50%最好，允许10%左右的偏差，不可以有过大的占空比变化。AD9280要求时钟稳定、相位噪声小、边沿干净。时钟上的振荡会产生附加的转换噪声，由于AD9280是高速的AD转换器，所以其输入信号的幅度不大，并且信号幅度的提高受分布电容的制约。如果A/D转换器的比较器阵列直接接到模拟信号输入端，则比较器的输入电容也使容性更复杂，对信号幅度的影响也会更大。因此，AD9280内部含有跟踪/保持放大器（T/H），这为模拟信号的稳定提供了相当有利的条件。然而，在进入AD9280之前的模拟信号在片外还是要用运放缓冲，这个缓冲级除了隔离信号源与A/D外，还起到信号模式变换作用，如变为单端驱动、差动驱动等。所选择的运放应有较高的带宽和驱动能力，满足A/D对信号源的要求。模数转换原理图如图2.6所示。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议