2设计方案 1
3系统硬件设计 1
3.1单片机串行通信设计 2
3.2 FPGA串行通信 3
4系统软件设计 5
4.1 FPGA单元设计………………………………………5
4.2串行通信MAX3232……………………………………6
5.系统调试 10
6课程设计总结 10
附录： 11
1设计任务及内容
要求实现FPGA与单片的串行通信,熟悉单片机和VHDL语言的编写，在设计过程中对单片机与FPGA有进一步理解，能够实现串行通信。
2设计方案
整个设计采用模块化的设计思想，可分为四个模块：FPGA数据发送模块，FPGA波特率发生控制模块，FPGA总体接口模块以及单片机数据接收模块。在通信过程中完全遵守RS232协议，并利用VHDL语言实现 FPGA与单片机的串口异步通信电路。本设计采用ll位帧格式异步通信方式，一位起始位、一位停止位、一位奇偶校验位、8位数据位，基于有限状态机原理进行FPGA设计。设计方案框图如下：
FPGA
工业除尘器制造
3系统硬件设计
3.1单片机串行通信设计
单片机与FPGA串行通信可采用单片机的SPI(串行外设接口)方式。相对于UART，SPI更简单，速度更快。SPI共四条线。MOSI(Master Out Slave In)．MISO，SCK(Serial Clock)，SS(Slave Select)。图1为SPI T钢丝绳滑轮作时序。当单片机向FPGA传输命令或数据时，应用SPI的四种模式中的SPIO模式。当片选SS拉低。然后在每个时钟(SCK)上升沿送出数据。将片选信号SS与移位寄存器使能端(En)相接，MOSI与移位寄存器数据输入端(SI)相接，SCK同时为移位寄存器提供时钟信号。在SS信号为低电平时，移位寄存器开始工作，在每个时钟上升沿将接收到的数据左移一位，等全部接受完毕，将SS置一l”，移位寄存器工作完毕，同时为触发器提供时钟，使移位寄存器接收到的数据并行输出。
当单片机从FPGA读取数据时，向FPGA发送读使能信号RE(可用任意空闲I／0口)。在每个时钟(SCK)上升沿．FPGA送出一位串行数据，单片机通过MISO读取数据。借助VHDL硬件描述语言和EDA开发工具可方便的实现该系统。如下图所示：
现金管理终端图一：单片机电路
3.2 FPGA串行通信
由于FPGA具有丰富的引脚资源，且EP1C3T100C8N的核电压是3．3 V，STC89LE52的输出电压也是3．多功能制水机3 V，所以任选3064A四个I／O捞泥与单片机4个I／O口连接即可，若连接在单片机的Po口时需要加上拉电阻。在这里将SS(CS)、SCK、半导体胶水SDI、SDO分别如图所示连接。
豫公网安备41160202000603
站长QQ:729038198
关于我们
投诉建议