PCB影响辐射骚扰超标之分析_郭正铭

Environmental Adaptability&Reliability环境适应性和可靠性PCB影响辐射骚扰超标之分析Analysis of the Reason for PCB Impact on Radiated Disturbance Outside the Standard文 | 四川省电子产品监督检验所

郭正铭 中国赛宝（四川）实验室 上海祥峰信息技术有限公司 王永峰 总装重庆军代局驻一五七军代室 赵万春摘要：本文就通过信息产品的PCB LAYOUT的电源布局不合理而引起的产品辐射骚扰测试超标现象,逐一发现、分析、解决之辐射骚扰超标的问题,然后提出改正之方法并且加以验证之。最后对以上之现象加以综述,并且对将来类似产品的PCB

LAYOUT 提出了建议及见解。Abstract：This paper makes a discussion on the EMC design rules of power layout by a radiation failure case,

then one by one, to find, analyze, and solve the problem of radiation failure, and then make corrections

and verification. Finally, the article sums up the above phenomenon and puts forward recommendations and

opinions for PCB LAYOUT of similar products in the future.关键词：电磁兼容性；辐射骚扰；印制电路板；电磁干扰Key words：Electromagnetic Compatibility(EMC)；radiated disturbance；PCB；electromagnetic interference1 前言电磁兼容性是电子电器产品一项非常重要的质量指标。它不仅关系到产品本身的工作可靠性和使用安全性，而且还可能影响其它设备和系统的正常工作，关系到电磁环境和保护问题等。从图1可以看出,如果前期考虑的很多EMC措施的话，包括从产品的结构、电路原理图、PCB、软件等多方面的EMC措施,那这个产品就可能很顺利通过各种标准的EMC测试,节约了上市时间和产品成本,而且也提高了产品的可靠性。首先咱们先了解一下EMC相关的信息,电磁兼容2 PCB中的EMC在设备或系统设计的初始阶段,要先明确产品要通过的测试标准要求,以此做为EMC设计的最终目的,同时从多方面进行电磁兼容设计考虑，把电磁兼容的大部分问题解决在设计定型之前,可得到最高的效费比。如果等到生产阶段再去解决，非但在技术上带来很大的难度,而且会造成人力、财力和时间的极大浪费。图1是EMC设计的效费比图表。EMC的定义: 很多设备或系统在同一个电磁环境中都能图1 EMC设计的效费比图表372012年02月·环境技术

Environmental Adaptability&Reliability环境适应性和可靠性正常工作并且不对该环境中的其它系统构成不能承受的电磁骚扰。EMC现象发生，要满足三个条件：干扰源、干扰途径、接受体，三者缺一不可，所以一般在处理EMC超标问题时,都是从这三方面原因。处理好其中一个因素，那就解决了EMC的问题。无论从产品结构方面，还是从电路原理图及PCB等方面，都是基于这个思想来考虑的。产品电磁兼容性测试过程中，发现很多产品在设计过程中没有考虑其电磁兼容性要求，往往最后经过多次修改后才面勉强通过。探究其中关键问题，就是很多产品设计只注重性能，而在设计过程中忽视了电磁兼容的问题，导致产品最后电磁兼容不符合要求；从而使推向市场速度缓慢并增加更高的成本。特别是PCB中电源和地布局是否合理对产品的电磁兼容性的影响相当大。在PCB设计中，布线是完成产品设计的重要步骤，

在整个PCB中，以布线的EMC设计过程限定最高，技巧最细、工作量最大。 如果能从板子里面考虑EMC周到的话,可以说几乎解决了产品的一半的EMC现象发生。可以从下面几个因素来考虑:2.1 电源、地线的处理在整个PCB板中的布线过程中，如果由于电源、 地线的考虑不周全而引起的干扰，会使产品的性能下降，所以对电源、 地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。可以通过下面措施来处理：（1）在电源、地线之间加滤波电容。（2）尽量加宽电源、地线宽度。（3）多层PCB中,电源层和地层要满足20H原则。2.2 数字电路与模拟电路的共地处理数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的，它们之间互不相连，只是在PCB与外界连接的接口处（如插头等），数字地与模拟地有一点短接。2.3 信号线布在电（地）层上在多层印制板布线时，在信号线层没有布完的线，再多加层数就会造成浪费，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。2.4 大面积导体中连接腿的处理在接地或者接电中，元器件的腿与其连接，对连接脚的处理需要进行综合的考虑，元件腿的焊盘与铜面满接为好，最好做成十字花焊盘，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。2.5 设计规则检查（DRC）布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：（1）线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理。

（2）模拟电路和数字电路部分，是否有各自独立的。

（3）对于关键的信号线是否采取了最佳措施,是否考虑到EMC措施。（4）电源线和地线的宽度是否合适，电源与地线之间是否紧耦合,电源是否就近供电。（5）多层板中的电源地层的外框边缘是否缩小，是否满足20H原则。

3 实例分析下面就是一个信息产品的PCB布线不合理导致辐射超标案例来分析之以上理论。3.1 发现问题某IT产品在对其辐射骚扰测试时,发现辐射骚扰测试结果超出了EN 55022(GB 9254) Class B标准要求限值，图2和图3分别为该产品在天线垂直极化和水平极化的测试结果。3.2 分析问题经过对该产品资料进行分析（该产品的PCB是四层Environmental Technology·February 201238

Environmental Adaptability&Reliability环境适应性和可靠性图2 整改前垂直极化检测结果曲线图3 整改前水平极化测结果曲线图4 电源在TOP层走板边的走线图图5 电源在TOP层芯片下面的走线图图6板）,发现以下几个PCB设计不合理的地方：3.2.1电源走板边的错误电源走线方式如图4。该产品的PCB是将地层和电源全部走在TOP层和BOTTOM层,里面两层是走线层。因为电源平面会给PCB上各种晶振、时钟驱动以及芯片供电，这样电源平面本身就很容易被干扰源所污染， 一旦电源平面受到干扰以后，这样电源平面上的干扰很容易耦合到其它信号线，进而被周边线束带出，造成辐射超标。另外一个原因是,这个电源线是走在板边的,而且受干扰后的电源走线很长,也很容易向外辐射,导致超标准。3.2.2芯片下面不要走电源线由于DSP芯片是有很强的干扰源,如果电源走在它下面的话,一些干扰肯定会通过电源带给其它需要供电的器件，从而干扰到其它的器件，影响了产品的正常工作（如图5）。3.2.3 电源通过外面周边线束向外面辐射出去如图6所示，前面分析得知,电源已经受到严重干扰了,而现在USB需要这个电源给供电,所以电源会通过外面的线束向外面泄露出去,当辐射骚扰测试时,就会表现为超出标准限值了。当然,如果产品上不插上线束,即使又电源,但由于缺少向外发射的通道,所以可能在做测试时插拔情况不同,测试结果不一样的。3.3 解决问题针对以上几个问题我们进行了调整，我们在改板时把以上存在几个大的问题进行了修改，详细情况见下面描述：首先，对PCB层的设置我们进行了调整，按照T、G、P、B顺序来设置，把电源都走在内部,这样可以保护它受到外界的干扰。同时它也可以给信号线一个参考平面,可以降低线上的辐射。 对于在内层的信号线都要做调整,要保证信号线的走线要顺畅,高速信号线走线要尽可能短； 而且在高速线周围要远离低速信号线,如果因为空间比较小的原因,导致高速信号线和低速信号线走的很392012年02月·环境技术

E近,这个时候要做专门的EMI处理。nvironmental Adaptability&Reliability环境适应性和可靠性高速信号参考地平面，低速信号参考电源或地平面要求来设置；4.2电源尽可能在内层放置，避免走在边上；4.3电源要尽可能远离干扰源；都要参考地平面。4.4建议主要器件都要放在TOP层，4.5另外，如果在表层走电源trace，电源trace尽可能不要靠近板边走；4.6如果是多层板，那内层的电源平面和地平面要满足20H原则；4.7如果是单层板或双面板，那尽量缩短电源trace长度，按照就近原则来提供电源，同时根据需要要做相其次, 要尽量减少电源线在表层的走线长度,杜绝线上受干扰的机会。 要尽量在芯片下面铺地,杜绝在芯片下面走电源,尽量让电源的走线短。再次, 在给USB端口供电时,电源线也尽量短,而且尽可能走在内层,而且要做EMI处理后再给USB供电,这样就可以减少干扰通过线束辐射出去。经过改板后的测试全部合格,测试数据如下:图7和图8分别为该产品在天线垂直极化和水平极化的测试结果4 总结电磁兼容设计是复杂的，我们应在产品设计初期就要详细全面地考虑。其中PCB布局方面应注意：4.1在设计前，一定要确定好PCB的层数，如果是四层板,就按照T、G、P、B顺序设置迭层，而且按照应的电磁干扰处理。图7 整改后垂直极化检测结果曲线参考文献：[1] 邵小桃，电磁兼容与PCB设计，2009-06-01[2] GB 9254-2008 信息技术设备的无线电骚扰限值和测量方法, 2009-09-01作者简介：郭正铭，1976年5月，男，四川平昌，工程师，主要从事电磁兼容技术。图8 整改后水平极化测结果曲线Environmental Technology·February 201240